Ilgalaikė sintezė ISE

[Elnegm]

I'm using FPGA Xilix virtex 2 Pro FG45 ir Xilinx ISE
ISE problema, kad kai aš sintezė Mano verilog core yra 8.051 jį tęsti sintezė, jį sintezės metu kartu ir ne fiinsh, modulis, ISE dar sintezė ir nebuvo fininsh yra kompaktiniame diske, todėl aš negaliu Synthesis pagrindinis, bet sprendimus?
Thanks in advance

 

[vlsi_whiz]

Tai gali atsitikti, jei dizainas tapo daug RAM arba ROM blokai.ISE įrankis bando klasifikacija ROM / RAM logika ir jį įgyvendinti.Tai užtruks ilgiau laiko ir gali sukelti įrankis pakabinti.Geresnis variantas Jums yra naudoti įmontuotą RAM / ROM blokų Xilinx savo pagrindinę RAM / ROM.Tai privers Xilinx praleisti sintezė RAM / ROM ir tiesiogiai instancija built-in RAM / ROM.

 

[s3034585]

Jei turite įdiegti RAM / ROM, tada ISE užtruks ilgai sintezė ji.Geriausias būdas tai padaryti yra naudoti pastatytas blokas avinai ...o kaip juos įgyvendinti ....