IEEE754 su VHDL - Noob prašydama kryptimis ..

V

vandelay

Guest
Hi folks,
I m atlikti MCU laive vienas iš mano projektų, naudojant dsPIC33FJ128MC708.Ji neturi visiškai FP math galios man reikia, o kaip mokymosi visiškai nauja architektūra, aš naudojo dsPIC Man patinka tiek ir papildė FPGA į laivą mąstymas aš galėtų padaryti sunkiausiu stuff aparatūros pvz sine, kosinusas, kvadratinės šaknies, rodiklio
ir tt dsPIC naudoti tūkstančiai ciklų šias operacijas.

Į FPGA yra 400Kgates Xilinx Spartietis-3 įtaisas, aš laidinio ji iki MCU du 16 bitų pločio autobusai (PORTB ir PORTD apie dsPIC), pridedant tam tikrą kontrolės smeigtukai (du iš jų vairavimo MCU nutrūksta).Į FPGA buvo apie 50 I / O pins suskirstomas siekiant pratęsti antraštės (dėl RAM ir tt,
jei man reikia pridėti jį).I ve Prijungiamas ir FPGA atsisiųsti iš MCU SPI.

Dabar aš šalia jokios patirties su FPGA bet išmokti programavimo kalba greitai, todėl aš Don t galvoti VHDL bus problema.I ve Dotarłeś mano rankas ant Xilinx ISE ir EDK nors ne aš tikrai turėjo laiko susėsti su juo dar.Mano klausimai jums vaikinai:
1) Ar kas nors pateikia sukelia IEEE754 suderinamas (vienintelis tikslumo slankiojo kablelio) VHDL pavyzdžiai vieną ar daugiau iš šių aritmetines;sine, kosinusas, eksponentė, dauginti, be to, atimties, padalinys
2) Ar kas nors pasiūlyti modeliavimo aplinka VHDL (aš OrCAD ir MATLAB ir žinoti, kaip jomis naudotis, todėl, jei tai galima padaryti su bet kuriuo iš šių ji s great. Aš taip pat turiu PSpice-> Simulink bendro modeliavimo paketas)As mentioned, it will serve math coprocessor duty.

3) Ar kas nors pasiūlyti kaip nustatyti ryšį tarp MCU ir FPGA?
Kaip minėta, tai bus koprocesor matematiškai muitą.Yra du 16 bitų autobusai ir keturi kontrolės kaiščiai yra, ir tarp pastarųjų kaišteliai dvi MCU pertraukinėja yra.Aš galvoju vienas 16 bitų adresas autobusu, vienas 16 bitų autobusu, skaitymo / rašymo signalo apibrėžti kryptis duomenų autobusas ..bet mano mintys dažniausiai bitai ir vienetų ..Aš Nežinau, jei ji bet svarbu bet MCU yra DMA, kuris gali būti naudojamas su autobusais.

 
hey ......nėra gimęs MCU yra vidinė atmintis?
gali u pasakyti, gimęs architektūros detalių, kad ir gali padėti ir ....ru designig dėl nepatentuotos FPGA parama arba bet kokios konkrečios rūšies?Parašytas po 1 minučių:i dont know how to do modeliavimo Simulink arba MATLAB.y dont u pabandyti ModelSim

 
deepu_s_s rašė:

hey ......
nėra gimęs MCU yra vidinė atmintis?
 
ISE's CORE generatorius naudingumas apima įvairių DSP, matematika, ir su kintamomis kablelio šerdys, kad jūs galite palikti savo FPGA projektą.Tačiau jūs tikriausiai pastebėsite, kad zmiennoprzecinkowe yra keblus šiandien FPGAs, todėl pertvarkyti savo algoritmus, fiksuoto kablelio.

Jei tai Jūsų pirmoji patirtis su FPGA ir DTL, tada tikėtis gana kietas mokymosi kreivė.Atminkite, kad tai yra skaitmeninis Loginis projektavimas ir programavimas, todėl reikia skirtingų mąstymo ir patirties.Taip pat, jei žinote, C, tada apsvarstyti Verilog vietoj VHDL.Manau Verilog lengviau mokytis, ir jos išraiškos sintaksė primena C. Xilinx ISE įrankiai paramą tiek VHDL ir Verilog.

Taip pat galite Xilinx sistema Generator for DSP.Tai kolekcija MATLAB Simulink blokų, kad paleisti į FPGA.Kai kuriems žmonėms atrodo paprastas būdas pradėti su DSP ir FPGA.Galbūt jūsų institutas jau arba gali ją gauti pigiai.
http://www.xilinx.com/ise/optional_prod/system_generator.htm

Į Xilinx ISE priemonės apima (arba galima atsisiųsti nemokamai) šviesos versija ModelSim.That's great modeliuoti savo DTL, nors mokymosi kreivė per.

 
echo47 rašė:

ISE's CORE generatorius naudingumas apima įvairių DSP, matematika, ir su kintamomis kablelio šerdys, kad jūs galite palikti savo FPGA projektą.
Tačiau jūs tikriausiai pastebėsite, kad zmiennoprzecinkowe yra keblus šiandien FPGAs, todėl pertvarkyti savo algoritmus, fiksuoto kablelio.
 
Xilinx taip pat siūlo AccelDSP.Ji konvertuoja MATLAB algoritmus į FPGA logika.Aš ne išbandžiau.

Manau, kad abi sistemos Generator ir AccelDSP įgyvendinti fiksuoto kablelio logika į FPGA (nes ji veikia tikrai greitai), bet jūs galite pasikalbėti su jais iš MATLAB su kintamomis kablelio.Į MATLAB pusėje numato tam tikrą pusiau automatiniai, tikiuosi neskausmingai, vertimo tarp fiksuoto ir plūdės.Aš ne bandė daryti.

VHDL sintaksė atrodo įkvėpė ADS.Kalbama apie taip toli nuo C-like syntax kaip galima gauti.Aš jau ilgą laiką C programuotojas per.Kai aš pirmą kartą atėjo į DTL, aš pamačiau tiek Verilog ir VHDL.Verilog atrodė neaiškiai susipažinę.VHDL atrodė balniškumas szaleństwa.

ModelSim yra populiariausias DTL simuliatorius.Aš naudoju jį visą laiką.Per daugelį metų aš sukūriau mažas automatizavimo skriptus, kad tiktų mano darbo stilius.

"ModelSim DTL dvejetainius counter"?Ne, ModelSim yra simuliatorius, kad veikia savo VHDL ir Verilog kodą, tada rodo signalo signalų ir duomenų vertes.It's great derinimo jūsų DTL prieš pradedant FPGA sintezės procesą.

Tai jau keletą metų, nes aš sistema generatoriaus.Neturiu paprastą pavyzdį projektus, atsiprašau.Norėčiau priminti, žaisti su juo apie per dieną ir sugebėjo sukurti mažoms darbo projektą.Tačiau, aš jau iki greičio su MATLAB, ISE, ir FPGA dizainas.UPDATE:Galite rasti šį straipsnį:
"Plaukiojančius su Fixed-Point perstatymui MATLAB algoritmai Orientacija FPGAs"
http://www.xilinx.com/publications/magazines/dsp_02/index.htm

 

Welcome to EDABoard.com

Sponsor

Back
Top