How do you maršruto laikrodis PCB?

K

khaila

Guest
kas yra geriau?
nukreipti laikrodis komponento pusėje
arba
tarp GND lėktuvą?

 
Labas,

Jei pereiti duomenų už parą IC savo įgyvendinimo,
galite rasti maršrutą topologijos yra kažkur.

Jis visada geriau maršruto CLK signalo tarp antžeminio lėktuvų, jei sunku atlikti tarp plokštumų tada maršrutas ją komponento pusėje su žemės apsauga / žemės pour aplink.

Pirma, ką Jūs turite žinoti jį apie agresoriaus šalia laikrodžio signalui, ir užtikrinti, kad ji yra toli nuo jo, tada ilgis laikrodžio signalas taip pat crucial.google tinkamą eilutę, gausite tonų straipsniai, susiję su jos.

Tikimės, kad šis padės.Linkėjimai

Ramesh

 
Labas,
jei aukšto frequencues allways maršruto laikrodžio signalas inthe vidinis GND sluoksnis

linkėjimai
Namachivayam

 
šis gairės
Atsiprašome, bet jums reikia prisijungti, kad galėtumėte peržiūrėti šį priedą

 
Rame rašo:

Labas,Jis visada geriau maršruto CLK signalo tarp antžeminio lėktuvų, jei sunku atlikti tarp plokštumų tada maršrutas ją komponento pusėje su žemės apsauga / žemės pour aplink.Ramesh
 
Kaip beveik viskas elektronikos, yra nenaudingus kompromisus, kad turi būti padaryti.A laikrodžio signalas naudoja auga ir / arba mažėja impulso kraštai dėl laiko likusia grandine.Pulsas kraštai yra visi norimą informaciją, impulso pati neturi naudingų duomenų.Dėl to PCB išdėstymas turi būti atliekama taip, kad sumažintume iškraipymus impulso kraštų.Tuo pat metu, šie greitai impulso kraštai yra turtingas harmoniką kad gali pora į kitas schema ant lentos arba promieniuje iš valdybos, kad norite izoliuoti ir apsaugoti laikrodį nuo kitų pažeidžiamų schemą, kiek įmanoma.

Jei įdėkite laikrodis ant išorės paviršiaus yra PCB, Jums atlikti vieną iš pirmiau minėtų tikslų - sumažinti sumą iškraipymo signalo kraštų.Sandwiching laikrodis tarp antžeminio lėktuvų dėl vidinis sluoksnis padidina talpa ir nuostolio vieneto ilgis išilgai pėdsakų.Padidintos talpos virsta padidėjo vėlavimą, dėl padidėjusių nuostolių aukštojo dažnio komponentai signalo krašto.Didesnis nuostolis rezultatus apatinis kraštas įtampa sukelti arba vairuoti kitos dalys grandine.

Iš kitos pusės, sandwiching laiko tarp žemės sluoksniai sumažina tikimybę spinduliuojančiojo nuo PCB ir lengviau atsieti laikrodis iš kitų potencialių nukentėjusiųjų pėdsakai kitur ant lentos.Tai naudos sustabdyti dažniau komponentai signalo krašto.

Galite atlikti abiejų tikslų išdėstymas, tiesiog suprasdamas, kas vyksta.Planavimas greitai laikrodžiai ant lentos, tačiau juos nuo kitų žymių (ty nėra maršruto kitų žymių lygiagrečiai su jais, juos atskirti nuo kitų žymių bent 3X plotis parą stebėti nuolat abipusio sukabinimo žemiau apie 30db, įsitikinkite, kad tai yra nesudaužytas nuolat Return į plokštumoje sluoksniu tiesiai po visą parą stebėti iki minimumo signalo linijos, rungtynės impedancja pėdsakas nusėsti ir šaltinis perduoti didžiausią energijos šaltinis kriaukle, ir kai galima apsaugoti laive iš išorės auka grandines).

Jei turi vietą laikrodis ant vidinio sluoksnio, apskaičiuoti nerijos ir ribinės pokyčiai, kurie atsiranda dėl padidėjusios talpos.Rozpowszechniasz laikrodžio signalas taip išlyginti nerijos visose laikrodis kriauklės ir garantuoti, kad jums bus gerai bet virš laikrodžio imtuvas ribos reikalavimus.Kadangi paviršius nukreiptas atveju sumažinti lygiagrečių kryptimis, nuolat stebi atskirti sumažinti jungties iki minimumo, ir užtikrinti, kad yra uninterupted Return galima laikyti signalo linijos mažinimą.

Inžinerija visada naudojasi kompromisas - tai ne vieną atsakymą, kuris yra puikus.

 
U HAVE TO BŪDAS clock signalų nekeliant jokių VIaS. NES VIASE gali pakeisti Z0.AND PREFERBLLY maršrutu vidinių sluoksnių

 
Kiekvienas aukštas freqency modelio kaip laikrodis turėtų būti supa žemę, siekiant išvengti trukdžių tarp gretimų modelio

 
Visada laikrodis pėdsakas yra labai svarbus bet board.Better Jums naudoti bet Prelayout modeliavimo programinę įrangą, norėdami sužinoti šiuos konfigūracija:

1 - Geriausios sluoksnį maršrutas
2 - Geriausias topologijos takto pėdsakai
3 - Taip pat geriausias nutraukiantis rezistorius.

abhi

 

Welcome to EDABoard.com

Sponsor

Back
Top