grotelių CPLD ispLSI2096E-100LT128

[Khanh]

Hi guys,

Aš dizaino šį CPLD (ispLSI2096E-100LT128) pirmą kartą, I'm looking for kuris turi patirties su šiuo lustu ir galėtų man padėti išspręsti kai kurių problemų.Now
I'm stuck toji "clock" signalas, aš gavau laišką kaip: "33226 KLAIDA: laikrodis" clock "užrakinta Kaisčiai" Y0 "nepalaiko Greitas laikrodis inversija" (Tai atsitiko, kai aš pradedu Fit dizainas "ir "ispLEVER Projektas" Navigator ").Nors visi signalai mano dizaino veikti posedge parą.

Prašome man padėti!

 

[news]

Sieć nie tylko dostarcza nam nieograniczonej liczby możliwości, ale bywa też pułapką – najlepiej wiedzą o tym chyba Ci, których niefortunne wypowiedzi bądż różnego rodzaju wstydliwe, niechlubne czy oczerniające informacje zaczęły krążyć po Internecie i żyć własnym życiem. Majowy wyrok Trybunału Sprawiedliwości dał wielu osobom nadzieję na usunięcie niechcianych treści. W ciągu zaledwie miesiąca napłynęło w tej sprawie ok. 70 tysięcy wniosków od obywateli UE.

Read more...

 

[Hero]

Labas,

Lattice CPLD architektūrų daug laikrodis platinimo apribojimus.Pirmiausia reikia ištirti ispLSI2096architecture, kol jūs atliekate savo dizainą.

Grotelės PLDs yra laikrodis paskirstymo tinklų IO ląstelių laikrodis ir GLB laikrodis.Negalima naudoti to paties laikrodis už IO ląstelių ir GLB.Tokiu atveju jums reikia prisijungti išorinį laikrodį dviem išorės laikrodis kaiščių.

Jei norite invertuotojo GLB laikrodis jums reikia naudoti PT laikrodis (žr. grotelių duomenys biuletenius architektūros aprašymo).

Jei jūsų dizainas neatitinka šių laikrodžių apribojimai norite perprojektavimo už ispLSI2096.

Jei naudojate DTL aprašymo jums reikės papildomos direktyvose nurodyti signalą-pinowa spynos, Laikrodžiai signalai ir signalų grupių.Be direktyvų kompiliatorių dažnai daro klaidų.Lattice sudarytojas yra keletas klaidų.Kai kuriais atvejais ji negali tinkami fitable dizaino ir generuoja klaidas.

Jeigu jums nereikia greitųjų dizainą galite naudoti IO ar įėjimus Kaisčiai vietoj laikrodis Kaisčiai.

Lattice CPLD architektūrų turi keletą ypatumų.Jei norite optimaly naudoti grotelių CPLDs jums reikia optimizuoti savo dizainą grotelių.

Linkėjimai

 

[my_garden]

khanhdd95

Mes rekomenduojame naudoti Mach4064 arba Mach4128.Jie geriau nei ispLSI2096E-100LT128.Greičiau ir mažos galios.
Į mach4000 galite atlikti keletą logika su laikrodžio Kaisčiai.Tačiau į isp1000 arba isp2000, ji gali kai problemų.
Jei turite naudoti lsi2096, jums reikia užrakinti laikrodis su kitais bendro I / O Kaisčiai.

 

[Khanh]

my_gadern,

Aš šią problemą.Tiesiog nemokamai Kaisčiai laikrodis contraints redaktorius ir paleisti programinę įrangą pasirinkti laikrodžio Kaisčiai.
Aš tai apie jus daugiau lustą

 

[karabas]

my_garden

Ar jūs naudojate tik grotelių CPLD arba naudoti kitą pardavėjai CPLDs?Ar grotelių lustai jokių privalumų, palyginti su Xilinx / @ ltera?

 

[my_garden]

Max karabas
Atsiprašome, aš ilgai ne ateiti čia.Aš matau šį pranešimą tik šiandien.

Aš naudoju Xilinx ir grotelių.Lattice CPLD yra pigesni nei Xilinx.
Norėdami @ ltera, grotelių naudoti visas CMOS technologiją.Bet @ ltera naudoti TTL GPR technologija.Taigi grotelių yra mažos galios nei @ ltera, ir greičiau nei @ ltera's MAX7000.

Žinoma, šiuos rezultatus bandomos trys Przekupień naujausią produktą serijos .-- grotelių's ispMACH4000, @ ltera's MAX7000, Xilinx's CoolrunnerII