Greitas GUI pagrįstas struktūrinės integracijos priemonė DTL inžinierius

[Topweaver]

Aš atsiprašau, jei jūs matėte šį pokalbiai Software Download area.
Man sakė, kad po tokios temos čia.

Topweaver v2.0
GUI įrankis prijungti DTL modulių, taip pat vadinama struktūrinių
integraciją.Galite jį naudoti ASIC, FPGA ar CPLD dizaino.

YPATUMAI
Ištrauka uostams ląstelių modulių automatiškai
Visas mišrus Verilog, Verilog 2001 VHDL remia
Automatinis kalbos pripažinimo
Prisijungimas uostų graph sąsaja
Didžiosios vaizdinės pagalba, o jungiantis
Smart Nuoroda technologija leis jums prijungti uostų automatiškai
Autobusų kartu ir Inout statyba
Sukurti Verilog / VHDL modulis automatiškai
Išvesties detaliajam moduliui santrauka HTML formatu
Išvesties failo formatas sąrašą
DelayGen
...

Tinklapis: http://www.topweaver.com
Atsisiųsti: http://www.topweaver.com/download.htm
Greita Demo: http://www.topweaver.com/demo.htm

Topweaver.com

 

[Vicent Yang]

Labai gera priemonė Thanks for your post/ Įspėjimas # 1 - Ne, ačiū ar kitus nereikalingus postus elektrodas!

 

[Topweaver]

Ačiū.Aš praleidau keletą mėnesių raštu šią programą.Už dienos darbą, aš daugiausia parašyti Topweaver naktį ir holidays.I vertiname jūsų pagalbą, jei galite rekomenduoti Topweaver kitiems.

 

[Vicent Yang]

Ar tai įrankis išbandyti prieš ar jo beta versija.Ką reiškia tai galiu priklausyti šiuo įrankiu ar turiu išbandyti prieš jį naudoti daug.

 

[Topweaver]

Labas.Topweaver V1.0 buvo išleistas 2002 metų gegužę.Topweaver v1.1 buvo paleistas 2002 m. birželį.V1.1 paleisti stabiliai mėnesių.Iki šių metų gegužės, aš nusprendžiau leisti Topweaver turi daugiau vartotojų.Kodai yra papildomas, kad būtų lengviau naudoti.Visiškai vykdomąjį failą, pastatyta 2003 m. rugsėjo mėn.Kartu su raštu, dokumentus ir pradėti naują svetainę, aš davė programinė draugais, bandymo, kuris yra profesinės FPGA / ASIC inžinieriai.Daugiau kaip 50 nekilnojamojo Topweaver projektai buvo išbandyti šių paskutinių dviejų mėnesių, įskaitant didelio projekto, turintys daugiau nei 1000 uostuose.Manau, dabar Topweaver v2.0 yra stabili.Galite parsisiųsti ir išbandyti jį http://www.topweaver.com/download.htm.
Linkėjimai

 

[eltonjohn]

Bandau naudoti Topweaver .. su visa darbo core ...tačiau negali išgauti iš VHDL .. MODULIAIir aš nežinau, kodėl .. ji neturi pamato į VHDL thing, bet kai aš "pynimas" į verilog tai veikia ..
Abu mano IP versija verilog VHDL darbą ..
Pagalba yra labai prasta ...
bet kokia įstaiga atliko tam tikrą darbą su šiuo ..

Is it posible to pynimas tik su Geriausi aprašymo modulių?Bet kuri institucija nežino

 

[Topweaver]

Labas, Topweaver v3.0 šiuo metu yra paskutinis bandymas prieš išleidžiant.Prašome palaukti keletą dienų.Ačiū.

 

[yeewang]

Labas, topweaver, puikų darbą.

Aš svarsto pradėti 1 projekto save.
Panašus į tave, naktinį darbą

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />Aš kai klausimas čia.

Kaip jūs rašymą Verilong / VHDL parser?Lex / Yacc arba kai kurie kiti?

Kas GUI biblioteka jūs naudojatės?Aš pastebėjau, kad jūsų tiek Windows / Linux versija.O tai reiškia, kurį Jūs naudojote platformos nepriklausomas GUI biblioteka, didn't you?

Thx in advance.

 

[Oksfordas]

Tai gera koncepcija!Aš jį naudoti savo OS, vėliau būsiu
duoti atsakymą.
Ačiū už šį puikų įrankį.

 

[Topweaver]

Labas, parser sukūrė savarankiškai.Į v2.0 klaidų buvo nustatytas V3.0.Parama Linux yra pagrįsta vyno.Be v3.0 daug funkcijų, yra papildomas ir apribojimas yra panaikintas.Dokumentas bus better.Thank jums.