glitch

K

kumar_eee

Guest
Kai aš simulatiing po prgrm Kodėl glitches atvyksta į produkcijos? ..

modulio testas (CLK,);
input CLK;
produkcija;

reg;

visada @ (CLK)
pradėti
= 0;
<= 1;
$ display ();
pabaiga
endmodule
 
Nereikėtų pamatyti glitches į tekstą ekrane.Turėtumėte pamatyti nuolatinis srautas "0" vertės be "1" vertės.

Kiekvieną kartą, kai "CLK" vyksta perėjimas "= 0" nedelsiant diskai "" mažas."<= 1" tvarkaraštis Go didelis įvykis bus vykdoma po to, kai visi aktyvūs renginių užpildyti.

the "$display(a)".

Kadangi "$ ekrane (a)" veikliosios atveju, "<= 1" bus atnaujintas "," po
"$ ekrane (a)".Štai kodėl jums reikia nemato "1" žinutės teksto išvesties.

Jei ieškote signalo rodyti GUI simuliatorius pvz ModelSim, tai rodo, kad nuolat vertė "sklypas", nepriklausomai nuo $ kalbomis atskaitomybėje.Pamatysite "" aukšto didžiąją dalį laiko, bet glitching mažas trumpai po kiekvieno "CLK" pereinamojo laikotarpio.

Beje, tai dažniausiai bloga mintis, kad susimaišytų blokavimo ir nonblocking paskyrimai į patį "visada" bloką.

 

Welcome to EDABoard.com

Sponsor

Back
Top