Geriau ciklas

[hebu]

Btrend rašė:

naudojant DLL ar PLL

 

[Btrend]

Kompozitorius nebuvo kontrolės ciklas, tačiau vietoj to jis duos u 2 * F laikrodis, kuris yra tik depent dėl didėjančių krašto UR įvesties laikrodis.
Tokiu būdu, u can do div 2 gauti lygiai 50% darbo ciklą.

 

[Btrend]

naudojant DLL ar PLL

 

[hmsheng]

hebu rašė:

Ya, ačiū vaikinai, aš žinau, mes galime gauti 50% darbo ciklą padalyti iš dviejų.

Bet dabar, 2MHz nėra, todėl norėčiau žinoti, bet populiarus

metodu gauti 50% darbo ciklą?

 

[E-design]

Sukurti trumpo impulso (impulso) kiekvienam rising and falling krašto.Jūs tada efektyviai dvigubai dažnis.Dabar galite padalinti / 2 Get your 50% darbo ciklą.Tai lengva padaryti kraštas detektorius su RC ir inverter vartai.Tada arba nuo 2 vartai impulsų gauti X2 produkcija F / F.

 

[hebu]

Ya, ačiū vaikinai, aš žinau, mes galime gauti 50% darbo ciklą padalyti iš dviejų.
Bet dabar, 2MHz nėra, todėl norėčiau žinoti, bet populiarus
metodu gauti 50% darbo ciklą?

 

[rogerliu]

Calaulate laiko btw laikrodis "H" ir "L" laikotarpiu RC struktūrą, ir lyginant pagal
kiekvieno ciklo metu.patikslinančiu ciklas vienas žingsnis (gal xxns) priklauso nuo to aukščiau.toliau pirmas žingsnis.

 

[alchen77]

tsanlee rašė:

Jūs galite padaryti osciliatoriai 2MHz,

Šis signalas atskirties 2 su skaitmeniniu daliklis (1 / 2). (Su Flip-flop)

Tai galite 1MHz 50% duty cycle signalą.

 

[tsanlee]

Jūs galite padaryti osciliatoriai 2MHz,
Šis signalas atskirties 2 su skaitmeniniu daliklis (1 / 2). (Su Flip-flop)
Tai galite 1MHz 50% duty cycle signalą.

 

[hebu]

Turiu generatorius važiuojant 1MHz, bet būdas pagerinti ciklas
iki 50%?

 

[holddreams]

Naudojant skirtingas pora?

 

[mosis]

Norìdami nustatyti, kad generatorius VDD VLT / 2, ir nustato mokestį ir srovė žiedo / vartai į tą patį.Arba galite naudoti buferio moduliuoti muitą.