K
k_cheng_aun2000
Guest
kas nors žino, kaip įgyvendinti nuo -1 iki 1 VHDL naudojant Kvarta II programinės įrangos atsitiktinių skaičių generatorius. ačiū
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
J
jamesyang1209
Guest
Skaitmeninės sistemos, visi duomenys yra 0 arba 1. Kur yra atsitiktinių skaičių generatorius sėklos šaltinis? Mes bandėme naudojant meta stabili sėklos. Jūs taip pat galite naudoti RTC (realaus laiko laikrodis), nes kiekvieną kartą, įvesties laiko sąnaudos bus skirtingas. ASIC be RTC, galite galvoti apie kitus idėja apie tai, kaip generae sėklos skaitmeninės sistemos.
H
hoangthanhtung
Guest
Žinau pavyzdžių apie savo problemą www.xess.com svetainę, bet aš ne atminties tiksliai link. Yra parašyta VHDL su FPGA lustas Xilnx naudojant Webpack, bet aš manau, kad galite mokslinių tyrimų ir pakeisti jį įgyvendinti "Altera" programinės įrangos. Sėkmės