Generate 27 MHz clock nuo 40 MHz input laikrodis FPGA

[ep20k]

Hello everybody,
Norėčiau gauti 27 MHz clock nuo 40 MHz input laikrodis FPGA ir neįsivaizduoju, jei tai yra įmanoma.FPGA yra Spartan II XC2S100 nuo Xilinx.

Any help is appreciated.

ep20k

 

[zzzyin]

Galite numanyti CLKDLL į Xilinx FPGA prietaisai.CLKDV_DIVIDE yra skaičių.Jums tikriausiai prireiks ir CLKDLLs kartu kurti 27MHz.Todėl patartina į glaudesnius dažnis.(40MHz/1.5 = 26.7MHz)

Toliau nuo Xilinx pavyzdžiui vadovą.Hope that this helps.

CLKDLL CLKDLL_instance_name (. CLK0 (user_CLK0)
. CLK180 (user_CLK180)
. CLK270 (user_CLK270)
. CLK2X (user_CLK2X)
. CLK90 (user_CLK90)
. CLKDV (user_CLKDV)
. Uždaryta (user_LOCKED)
. CLKFB (user_CLKFB)
. CLKIN (user_CLKIN)
. RST (user_RST));
defparam CLKDLL_instance_name.CLKDV_DIVIDE = integer_value;
/ / (1.5,2,2.5,3,4,5,8,16)
defparam CLKDLL_instance_name.DUTY_CYCLE_CORRECTION = boolean_value / /
(True, false)
defparam CLKDLL_instance_name.STARTUP_WAIT = boolean_value / / (tiesa,
FALSE)

 

[ep20k]

zzzyin rašė:

40MHz/1.5 = 26.7MHz)

 

[jcchan]

Naudoti PLL makrokomandas FPGA

 

[ep20k]

jcchan rašė:

Naudoti PLL makrokomandas FPGA