Garso Sigma-Delta ADC

[winsonpku]

Please help rekomenduoti gerą kortelių, kurios skirtos garso sigma-delta ADC.Ypač architektūra yra gera, ir buvo patvirtinta, jums.Ačiū!

 

[courcirc8]

Aš primygtinai rekomenduojame išbandyti puikią R. Schreier MathLab priemonių tyrimo moduliatorius tvarka.
http://www.mathworks.com/matlabcentral/fileexchange/19
Nėra absoliučios atsakymo, tai priklauso nuo to.
- Jūsų specifikacijos
- Turima laikrodis (OSR Jitter)
- Energijos suvartojimą leidžiama
- Žinių apie nesutapimui formavimo algoritmai
- ...

Dauguma konverterį neseniai naudoja CT moduliatoriai, tačiau tokiu atveju, jums reikia turėti švarią laikrodis vengti kuriant komutuojamų kapitalizacijos PPK.
Venkite mažo kad moduliatorius su maža bitų skaičius viduje Kvantas, ar jums teks susidurti tonas problemų (limitas ciklus)

 

[winsonpku]

Manau, Jūs teisus.Analogas dizainas tik prekių-off ir absoliutus geriausias sprendimas.
Aš dowloaded przyborniku ir stengsis stuty šis.
Tiesą sakant, mano ADC yra naudojamas televizijos garso, pavyzdžiui, įrašymo.Naudojama galia yra ne taip sunku.
Ar galėtumėte pateikti keletą patarimų?Ačiū!
courcirc8 rašė:

Aš primygtinai rekomenduojame išbandyti puikią R. Schreier MathLab priemonių tyrimo moduliatorius tvarka.

http://www.mathworks.com/matlabcentral/fileexchange/19

Nėra absoliučios atsakymo, tai priklauso nuo to.

- Jūsų specifikacijos

- Turima laikrodis (OSR Jitter)

- Energijos suvartojimą leidžiama

- Žinių apie nesutapimui formavimo algoritmai

- ...Dauguma konverterį neseniai naudoja CT moduliatoriai, tačiau tokiu atveju, jums reikia turėti švarią laikrodis vengti kuriant komutuojamų kapitalizacijos PPK.

Venkite mažo kad moduliatorius su maža bitų skaičius viduje Kvantas, ar jums teks susidurti tonas problemų (limitas ciklus)

 

[courcirc8]

Jūs turite pasakyti, taip pat turimus laikrodis.Ji apibrėš didžiausią OSR galite naudoti.
Daugelis dailininkas naudoja antrojo tvarkos vieno ciklo struktūrą, nes jos stabilumą vieną bitų Kvantas.Aš nerekomenduočiau, nes jis didesnis jautrumas tonai problemų.
Ėjimas į aukštojo moduliatorius tvarka nėra didelė problema, jei pasirinkti feedforward kompensacija: teisingai Padalos integratoriumi dinamišką intervalai yra pakankami, kad būtų išspręsti stabilumo klausimą, kai moduliatorius perkrautas.

Jei esate susipažinę su switch-cap projektavimo ir nereikia antyaliasingu, galite pereiti saugiai dėl DT moduliatorius.Yra daug litterature apie šios temos ...
Jūs turite turėti Schreier ir temos knygos:
http://www.amazon.com/Understanding-Delta-Sigma-Data-Converters-Schreier/dp/0471465852
http://www.amazon.com/Delta-Sigma-Data-Converters-Theory-Simulation/dp/0780310454/ref=pd_bxgy_b_img_c/176-7935734-9540327
Galite naudoti trečiųjų kad kelių bitų Kvantas ar ketvirtojo tvarkos vieną bitų.

Jei reikės antyaliasingu, tai yra šiek tiek daugiau dirbti sukurti CT moduliatorius, bet nepamirškite, tai daugiau jautrių laikrodis Jitter.THW gerai tai, kad visą moduliatoriaus gali būti imituojami su jūsų mėgstamų analoginių simuliatorius ...per naktį ar dvi!

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

(Jūs remtis savo Simulink modelis DT moduliatorius)
Čia yra labai gera nuoroda, kad:
http://www.amazon.com/Continuous-Time-Sigma-Delta-Conversion-Implementations-Microelectronics/dp/3540284060/ref=sr_1_1?ie=UTF8&s=books&qid=1244492358&sr=1-1

Sėkmės jūsų dizaino ...