FPGA vidinis laikrodis

[tooh83]

hi all
im naudojant EP1C3 FPGA, -8 greitis Įvertinimas noriu perleisti savo vidinį laikrodį
kaip įvesties CLK į 4 bitų skaitiklis, kurio kodas yra VHDL, kaip parodyta
subjektas skaitiklis
uostas (
kad, CLK: in std_logic;
Count: iš std_logic_vector (3 downto 0)
)
pabaigoje skaitiklis;
Architektūra elgtis su skaitiklis
signalo Inc: std_logic_vector (3 downto 0);
pradėti
procesas (CLK, kad)
pradėti
jei galima = '1 'tada
if (clk'event ir CLK = '1 ') then
inc <= inc 1;
count <= inc;
end if;
end if;
galutinio proceso;
pabaigos elgtis;

Kaip aš galiu tai padaryti?thnx anksto

 

[Vishwa]

Labas

FPGA neturi vidinio laikrodžio signalas.Ji skirta laikrodis smeigtukai, iš kur laikrodžio sistemos gali būti prijungtas prie FPGA.FPGA neišskiria jokių laikrodžio signalas viduje.

 

[Rasos la]

galite naudoti ir EP1C3 PLL generuoti vidinį laikrodį, bet numeriai yra ribotas.

 

[Gliss]

Kaip generuoti FPGA laikrodis pati?

 

[samcheetah]

i dont know apie Altera FPGA, bet Xilinx FPGA turite prisijungti Clock Input jūsų modulis vienas GCLK patekimo FPGA.turi būti išorinis kristalų laikrodžių osciliatoriai, susijusio su ta PIN.turi būti kažkas labai simillar už Altera FPGA.

nėra tokio dalyko, kaip vidinis laikrodis FPGA.reikia turėti išorinį krištolo prijungtas prie vieno iš pasaulio laikrodis įėjimai.jo tik imitacija, kad galėsite kurti vidinį laikrodį.

 

[Sp]

rasos lašas rašė:

galite naudoti ir EP1C3 PLL generuoti vidinį laikrodį, bet numeriai yra ribotas.

 

[Salma ali Bakr]

Taigi, jei aš naudoju Development Kit, pavyzdžiui
Norėčiau prisijungti generatorius apie ją kaip į FPGA GCLK
ir jei aš noriu gauti skirtingi laikrodžiai, norėčiau, kad laikrodis paskirstytojas, nėra tokios teisės?

Aš girdėjau apie DCM, kas tai yra ir ar ji gali būti bet kokia naudinga?

ačiū,
Salma

 

[samcheetah]

Jei turite Development Kit, kristalas bus prijungtas prie vieno iš pasaulio laikrodis įėjimai.Jūs turite priskirti laikrodis pin jūsų DTL dizainą PIN kodą, kuris yra susijęs krištolas (vienas GCLK įėjimai), naudojant priskirti kaiščių galimybė programinės įrangos įrankis.

pavyzdžiui, pavyzdžiui, į altium's livedesign vertinimo komplektas kristalai yra prijungtas prie AA12 PIN apie XC3S400 FPGA.naudojant Pasas, priskirti Clock Input mano verilog dizainą AA12 PIN.

Jei norite gauti skirtingi laikrodžiai galėtumėte prijungti arba kitą krištolo vieną iš pasaulio laikrodis įėjimai.pavyzdžiui, dėl "Spartan 3 STARTER KIT turi krištolo lizdas, kurioje galite įterpti kitą krištolas.Kita galimybė yra naudotis DCMS.ten yra info apie DCMS į ISE dokumentacija aikštelė.

Tikiuosi, kad padeda

 

[Salma ali Bakr]

labas,

jei noriu gauti skirtingi ėminių ėmimo dažniams pagal ADC, tada norėčiau turėti skirtingas laikrodžiai vairuoti su .... man reikia naudoti laikrodis paskirstytojas aš darau (ir VHDL pvz), siekiant gauti šiuos skirtingus dažnius ar turėčiau naudoti DCM (kaip jis bus kitokio ???)...

ar jis negali dirbti visiems ir man reikia gauti generatoriai ant pačios valdybos ir naudoti

ačiū,
Salma

 

[Lonestar]

Hi Salma,
Manau, kad galite naudoti DCM FPGA gauti laikrodis su įvairių dažnių iš įvesties pasaulio laikrodis.Kurių sudėtyje yra DCM, gali sukurti "gerą" laikrodis jums.
Hope it helps.

 

[Jurijus]

į tooh83: Kokį dažnį norite rodyti savo kovos?

 

[shankarmit]

FPGA dont turi vidinį laikrodį ..tačiau valdyba turi BUILTIN laikrodis, kurie važiuoja į FPGA ..

tiesiog pamatyti lenta Jums PIN pavadinimas, jei laikrodis pradeda LC FPGA .. rankinis

Jei nustatyta, kad PIN ..tada, kad laikrodis bus propaguoti ir savo kovai darbai.Linkėjimai
Shankar
Tallika