FPGA varomi išorės laikrodis

[ttse7]

Turiu altera stratix II DSP ir pastatytas nios Erotinis procesoriaus viduje.Aš stengiuosi vairuoti FPGA naudojant laikrodis išorinis įrangos.Mano problema yra laikrodžio formos išorinės įrangos negalima vairuoti viduje FPGA PLL.

Kai aš stebėti laikrodį būti įvesti į FPGA, ciklas yra įvairi, bet meaured dažnis dar 66MHz.Dabar nios kartais nesuveikia dėl išorės laikrodis.

Ekspertai, ar galite padėti?

Galiu naudoti laikrodis vairuoti nios naudojant FPGA įmontuotą laikrodį be jokių problemų.Mano projektas turi FPGA dirbti su šia išorinis įrangos.Kaip įtraukti du aparatūros su dviem skirtingais laikrodžius?

 

[Jurijus]

Cut atsekti iš išorės OSC ir įdėti norimą OSC, arba jūs galite naudoti PLL komponento SOPC statybininkas, ir naudoti "Originalas" OSC

 

[mmarco76]

Ar jūs įdėti į išorinį laikrodį su PLL įvedimo?
Priklausomai tiksliai prietaisas kai kaiščiai yra nurodyta, kad viena, kad patekti į PLL.
Ar dėl Stratix2 pdf atrodyti ir nukirpkite pėdsakas laikrodis ir viela į dešinę PIN kodą.