FPGA srityje

[ramzitligue]

labas,
I made 2 tipų komponentai (parašyta VHDL): pirmasis yra sinchroninis (naudoti CLK), o antrasis yra Asynchronous.the pirmasis sunaudoja mažiau FPGA plotas nei second.i manau tai normalus bet man nepavyko rasti gerą paaiškinimas to, can anyone help me?

 

[vlsi_whiz]

Atsakymas į šį klausimą yra struktūros ar architektūros FPGAs.FPGAs suprojektuoti DfF's, MUXs, Luts ir keli combnational vartai.Taigi, jei įdiegti sinchroninio dizaino ..jis sunaudoja mažiau zonoje yra daug FFS.Kai įvairių CKT turi būti įgyvendinta ...į FFS kartu su MUXs turi būti Prijungiamas / prijungtas prie sudaro įvairių logika.

Tai kodėl yra kodavimo stiliaus (VIENAS-HOT) kai targettging FPGAs ...kad daugiau FFS yra Inferred.Tai padeda sumažinti ploto, taip pat didinant efektyvumą.

 

[ramzitligue]

Sveiki, Dėkojame už atsakymą, bet sorry i
don't understand what yra FS ir pranašumą jų naudojimo sinchroninio komponentai ir kodėl jie nėra naudojami asinchroninius komponentai? ačiū

 

[vlsi_whiz]

Ką reiškia FS yra šlepetės.FPGAs daugiau skaičių šlepetės kaip įvairių logika juos.Tai padeda kuriant eilės dizainų, taip pat įvairių konstrukcijų.FPGAs turi DfF, DFFCE, DfF su Atstatyti / Clear..etc ..Šie tipai skiriasi depening dėl pardavėjų (@ ltera / Xilinx) tipas ir FPGA šeimos.
Įvairių logika pateikti forma ir / NAND vartai, jungikliai, inverterių ir atmintis.Be to Luts ir bloko RAM taip pat yra saugojimui.

Dėl papildomos informacijos kreiptis asics knygos, visiškai architektūros FPGAs ir asics pateikti ten.