FPGA Projektavimas

[deepshah]

Labas
Aš tik noriu žinoti, sujungti struktūra 8 CLB FPGA kaip tai padaryti?
ir kaip imituoti SRAM į Cadence? (kas yra sąnaudos? laikrodis timming schema turiu įrašyti ananlog aplinka?)

 

["Google"]

[No message]

 

[Nelabasis]

Aš šiek tiek supainioti jūsų klausimą.

Cadence nedaro FPGA modeliavimas.Jūs turite naudoti Xilinx ISE su ModelSim ir VHDL ar kažką (priklausomai nuo jūsų tikslo FPGA).Jei aš visiškai nesusipratimų savo klausimą.