S
sph3r3
Guest
1.Does anyone know vadove, kad parodyti, kaip naudoti ISE su Floorplan modulių į FPGA dizainą?
2.Kai aš floorplanned dizainas yra įmanoma surasti įėjimo iki išėjimo laiko vienu moduliu?Taip, kaip man buvo darai tai padaryti naują projektą, kuriame yra tik vienoje modulio ir rodyti per sintezė P & R, bet tai apima trinkelėmis vėlavimų, kurią aš nenoriu.
Nemanau, kad dokumentai yra labai geras šios.
Ačiū,
sph3r3
2.Kai aš floorplanned dizainas yra įmanoma surasti įėjimo iki išėjimo laiko vienu moduliu?Taip, kaip man buvo darai tai padaryti naują projektą, kuriame yra tik vienoje modulio ir rodyti per sintezė P & R, bet tai apima trinkelėmis vėlavimų, kurią aš nenoriu.
Nemanau, kad dokumentai yra labai geras šios.
Ačiū,
sph3r3