FIFO dizainas

[arunapai]

Hi All,

Turiu dizainas klausimas, aš tarp dviejų sričių sąsaja:

Įvedimo yra 16 bitų lygiagretus duomenų 50MHz

Rezultatas yra 1 bitų eilės duomenų, esant 500 MHz,

Šio scenarijaus, turiu dizainas FIFO.

Can anyone help me su FIFO dizaino, ypač nemažiau FIFO gylis?

Taip pat norėjau sužinoti, ar mano įvedimo keisti duomenis po 3 vienetus (16 bitų sprogo viena), kas turėtų būti gylio?

Ačiū,
Arun

 

[kel8157]

Jei jūsų trūkimo yra 3 ritmas max, tada gylis turėtų būti 3 isnt it?Teikiamos 3 duomenų perskaityti prieš naują sprogo užeina Priešingu atveju jums reikės atlikti keletą matematikos, arba naudoti Handshake signalus atidėti pirkimo sprogo.

Po apdailos 2. plakimas, pirmiausia ritmas yra perskaitoma iki galo, taigi 2 duomenų reikia, tačiau dizainas yra daugiau compicated.

Ji taip pat priklauso nuo to, per laikotarpį, kiek 16b vienetas yra sukaupta FIFO, nes perskaitytą yra lėtesnė negu įėjimo.