FGPA taikymas?

[Buda]

Gerai jiems plėtoti laive su ADC kad renkant duomenis ir opluciem tai serijiniu.Tai buvo pasiūlyta su manimi, kad man reikia naudoti FPGA prie laikrodžio serijos duomenų iš per sclk ir duomenis, ir tada buferio ir vidutinis duomenų naudojant valcavimo filtras tada nerijos vidutinės duomenų skirtas Magistralė duomenų ir adresų į pagrindinį mikroorganizmų.

Jei jūs suprantate, kas pirmiau išdėstyta tarsi tai būtų įmanoma su FPGA?ir jei taip, kai žemės ir pradėti, ir rūšies suprasti kas yra FPGA ir kaip ji veikia, bet galima rasti, kad padės man išversti.

Bandote xilinx.com tačiau daugiausia buvo neįskaitoma mane lol

Į sveikatą

 

[k4iNz0w]

Jūs turite nueiti ilgą kelią

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Šypsotis" border="0" />Yra geras FPGA samouczków ir DTL vadovai ten.Pažiūrėkite, pavyzdžiui, šias nuorodas:

http://www.fpga4fun.com
http://www.doe.carleton.ca/ ~ jknight
http://www.aldec.com/Downloads/
http://www.doulos.com/knowhow/

 

[lucbra]

Būtinybė turėti PLD (FPGA ar CPLD) priklauso nuo kai kurių parametrų IMHO.
Greitasis, databus plotis, apdorojimas reikia,
ir ttTaip pat yra ADCs su eilės produkcijos (daugiausia naudojami garso diapazono).
Jei turite dideliu greičiu ADC (> 100MSPS) jūs turėsite daug problemų gauti duomenų, kad ADC į LP arba LC.DSP alike geriau galimybes tvarkyti šių srautų duomenų.
Jei norite, kad skaitmeninis filtras prieš savo DSP / LP ir serijos produkcijos, šiuo metu tik viena galimybė FPGA SerDes (ar integruoto).A, X ir L yra produktų šioje srityje.(Stratix, Virtex2, XPGA).
Kai kurie ADCs tik galinti pateikti duomenis (visa suma) ir skirtumo būdas (LVDS, EST).Vėlgi, tai Jums reikės, kad klijai pasirengimo procesą.

Hope this helps