FFT apskaičiuoti naudojant FPGA

P

Parametras

Guest
HI,
prašome padėti man dizainas FFT ir FPGA (grotelės puslaidininkių arba @ ltera's stratix II), turintys DSP blokų (daugiklis-akumuliatorius).
esu suinteresuotas calulating FFT už 1024bit ilgio.
laukia nekantriai for ur rūšis pasiūlymus
Padėkojęs ir

 
matyti šią knygą "Digital Signal Processing su Vartotojo programuojamos loginių elementų matricos" Meyer-Baese.ji paaiškina pagrindinio struktūra FFT ir kitos DSP algoritmai ir jų realizavimas pagal FPGA

 
Labas

Aš esu labai įdomu sužinoti dizaino DSP į FPGAs.Ar kas nors turite knygą "Digital Signal Processing su Vartotojo programuojamos loginių elementų matricos" Meyer-Baese.Jei galite, prašome siųsti jį umamahesh.korapala (at) gmail.com.

Thanks & Regards,
Vishwa

 
atsisiųsti iš

http://file.21ic.com.cn/DSP/DSP_with_FPGA.zip

 
Ši knyga yra šiame forume.nėra reikalo jį paštu arba nuorodą į kitą svetainę

http://www.edaboard.com/viewtopic.php?t=103712&highlight=meyerbaese

 
Pls suteikti man aparatūros projektavimo įgyvendinimo FFT dėl FPGA ar verilog kodas,

 
Aš negaliu tiksliai pasakyti apie FFT algoritmas, bet aš įgyvendinti SKD algoritmas dėl Verilog naudojant Adatiniai Daugybos metodas.Bet tai buvo 10 bitai tik.Remiantis matmenys jūsų duomenis migt nori naudotis Radix-2 metodą arba Divide and Conquer požiūris.

 
i
can't find dvi nuorodos ** p: / / file.21ic.com.cn/DSP/DSP_with_FPGA.ziph ** p: / / www.edaboard.com/viewtopic.php?t=103712&highlight=meyerbaese
pleaaaaase man padėti, atsiųskite man failus į savo e-mail
ahmmansour (at) hotmail.com
thanks fot y

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top