S
Sve
Guest
Vienas iš mūsų klientų, JAV kompanija, yra tokia reikalavimo jų Bengalūras operacijos
izainas metodologijos inžinierius
1.Patirtis RTL sintezė ir modeliavimas naudojant VHDL ir Verilog, atminties sąsaja ir atminties architektūros.
2.Sistemos projektavimas naudojant FPGA prietaisai Xilinx ir / ar @ ltera
3.Sistemos modeliavimas patirtį naudojant aukšto lygio kalbų, tokių kaip C, C , ar SystemC.
4.Žinios daugiaformaèius ar belaidžiu domeno
5.Geros bendravimo įgūdžiai
6.BSEE reikalaujama.A kapitonai būtų naudingiausias
7.Patirtis 3-6 metai
Kandidatų, atitinkančių šiuos reikalavimus, gali siųsti savo vėliausiai atnaujintų h (at) polycorps.com, kuriuose paminėtas PCS/PS247/EMJ į temą.
izainas metodologijos inžinierius1.Patirtis RTL sintezė ir modeliavimas naudojant VHDL ir Verilog, atminties sąsaja ir atminties architektūros.
2.Sistemos projektavimas naudojant FPGA prietaisai Xilinx ir / ar @ ltera
3.Sistemos modeliavimas patirtį naudojant aukšto lygio kalbų, tokių kaip C, C , ar SystemC.
4.Žinios daugiaformaèius ar belaidžiu domeno
5.Geros bendravimo įgūdžiai
6.BSEE reikalaujama.A kapitonai būtų naudingiausias
7.Patirtis 3-6 metai
Kandidatų, atitinkančių šiuos reikalavimus, gali siųsti savo vėliausiai atnaujintų h (at) polycorps.com, kuriuose paminėtas PCS/PS247/EMJ į temą.