efektyviai bandymų VHDL kodas?

[neocool]

Sveikinimai visiems,
Aš turėjau klausimą dėl bandymų signalus VHDL programa.Naudodamiesi uostais susijęs su signalai sukuria didelės pridėtinės kai naudojama daug modulių pagal dizainą, nes turite sąsaja jų.
Aš esu girdėjusi, kad signalus pakuotėje yra matoma modeliavimo bandymų stende, ir Jūs galite greitai pridėti / pašalinti juos į vieną vietą (pačios pakuotės), kai jums reikia išbandyti ką nors.

Taip ne darbo man.Signalas iš pakuotės nebuvo rodomi Webpack ISE ir ModelSim.
PAKUOTĖS:Kodas:

paketas monitor_signals yra

signalo stebėti: bitų;

pabaigos monitor_signals;