dvikrypčiai duomenų autobusų problema

[umerarain]

Sveiki Iam daryti savo magistro theesis ir mano theesis Iam programavimo mikroprocesorių vhdl.but problema Iam gauti duomenų magistralės (išorės autobusu) conflict.i norite naudoti duomenų magistralės (Inout), tačiau jos ne working.i parašyta ši maža Programa taip pat, bet jos taip pat ne working.can dargi vienas man padėti. procesas (CLK) pradėti jei CLK = '1 'ir CLK atveju tada

 

[shankarmit]

Hi u rašyti Tokiu būdu deklaruoti vidaus autobusų Inout; procesas (CLK, output_enable, internal_bus) pradėti jei (clk'event ir CLK = '1 '), tada jei (output_enable = '1'), tada b

 

[umerarain]

Sveiki Aš bandžiau šį, bet ne result.its ne working.i pareiškė vidaus autobusu Inout, bet vis dar pačios. Prašome padėti. Umer

 

[cmos babe]

Kaip žinote, ji neveikia? Ir kuris FPGA jūs naudojate?

 

[tkbits]

Kuris prietaisas yra kapitonas? Aš darant prielaidą, nesate statybos daugia-meistras sistemų. Kapitonas turi laiko Output_enable signalas, išvengti Inout konfliktų su vergų. Jei yra daugiau nei vieną prietaisą dvikrypčiu autobusų, tada vergas Output_enable turi būti kondicionuojami (su vartais), kad tik vienas vergas išėjimo kapitonas. Kaip pavyzdžiui, periferinių ir atminties lustai turi papildomą CE (lustas įjungti) arba CS (lustas pasirinkite) smeigtukai šiam tikslui. , Jei turite tik du įrenginius, ir jie abu yra meistrų, turėtumėte naudoti prašymą ir pripažinti signalai (Patvirtinimas ryšio).

 

[umerarain]

Hi pirmą kartą bandau šį kodą naudojant modeliavimo programinė įranga (modelis SIM) ir taip pat modeliavimo signalo xilinx.in Abiem atvejais Iam gauti nieko duomenų magistralės, kai aš nustačiau output_enable signalo high.uptill dabar i havent įdėti savo kodą į FPGA kaip aš nežinote Orai ji dirbs, ar ne, jokiu būdu Iam naudojant FPGA Xilinx (xc2v3000). atsakymai bus vertinami Umer

 

[r_e_m_y]

Sveiki umerarain, Jūs turite išbandyti šį kodą (ne į procesą): External_bus "Z"); Jei norite išsaugoti savo procesą, pridėti signalas Jūsų jautrūs sąrašą.

 

[umerarain]

hi, Iam pritvirtinti du failai, vienas "Microsoft" failą, iš kurio galite pamatyti struktūra Iam bando make.u gali matyti numeriai, parašytos eilutės (i problema eilutės numeris 4)., ir kad kai Iam išleidimą mano duomenis atgal į duomenų autobusu po alu operacijos. antras failas yra projekto files.please Pažvelkite atsakymai bus vertinami Umer