Dual uosto barana modeliavimo problema ..

[jelydonut]

Aš bandžiau parašyti modulis, kuris veikia kaip dvejopo uosto barana modeliavimo tikslais naudojant 2 visada blokų, tačiau dėl kažkokių priežasčių, kai mėginu imituoti į ncverilog jis sako, kad buvo vykdoma tiek daug ns bet signalo langas lieka tušti be signalų į ji ..

Ar kas nors žino ką gali darome neteisingai?Šis kodas yra maždaug taip ..

visada @ (posedge clka)
jei (wea)
atm [addra] <= dia;

visada @ (posedge clkb)
jei (internete)
atm [addrb] <= DIB;

jelydonut

 

[atid]

Ar tai galima pasakyti, kad net savo indėlį (-ų) nėra rodomi bangos forma ar tik rezultatus?

You need to assert WE prieš laikrodžio auga krašto ir adresas turi būti stabili iki laikrodžio krašto taip pat.

 

[veluv]

Labas

Hope u buvo pradėtas atminties teisę?

Linkėjimai
Velu.V