Dizainas>

[gauz]

Yra didelis laikrodis nerijos įvestas DCM mano dizainą, taip. TWR visada pranešimą surengti pažeidimus.bet manau, kad should'nt iki didelių problemų dėl ISE tik įdėti šiek tiek užtrukti ir ląstelių pažeidimus būtų galima nustatyti, kodėl ISE negalėjo padaryti automaticly kai P & Ring?Does anyone know how to fix it?

 

[echo47]

Kur tiksliai yra laikrodis nerijos?Tarp kurių punktų?
Ar galite parodyti kai DTL kodą, kuris parodo problema?

 

[cherjier]

Prašome Dun tai parodyti ur. TWR byla taip pat ...

 

[Banjo]

Panašiai skambanti DCM laikrodis produkcija nebūtų nukreipiamas dėl pasaulio laikrodis eilutę.Bet visus savo pasaulio eilutės visiškai ar PAR įrankį naudojant vietos laikrodis maršrutą, nes kai kurios funkcijos.Kai vietoje nukreiptas laikrodis turi vairuoti logika fiziškai atstumas dalys lustas, šiose atstumas laikrodžiai Flops tapo iškreiptas laiku viena su kita.Štai ką daro pažeidimus.

Sprendimai:
1.Force pasaulio laikrodis maršruto (mažas nerijos linijas), jei įmanoma.
2.Perkelti logika suartėti naudojant LOC atributų.
3.Pridėti vamzdynas registrus siekiant sumažinti atstumą, kuris turi būti keliavo iš vieno takto ciklą.
4.Keisti pastangos lygį ir PAR sėklos vertės, kurios turės įtakos, kaip PAR, pakuotėse, logika.

 

[gauz]

Čia yra du pažeidimus, jis sako laikrodis nerija yra didesnis nei duomenų sulaikymas.
BTW, visos pastangos būtų nustatytas didžiausias.

================================================== ==============================
Laiko apribojimas: TS_fpga_clk_gen_inst_clk_hsx = LAIKOTARPIS TIMEGRP
"fpga_clk_gen_inst_clk_hsx" TS_xti_pad * 2 AUKŠTOSIOS 50%;

669.893 daiktų analizuojama, 805 laiko aptiktų klaidų.(0 setup klaidas, 805 palaikykite klaidų)
Minimalus laikotarpis yra 23.817ns.
-------------------------------------------------- ------------------------------
Laikykite sutrikimai: TS_fpga_clk_gen_inst_clk_hsx = LAIKOTARPIS TIMEGRP "fpga_clk_gen_inst_clk_hsx" TS_xti_pad * 2 AUKŠTOSIOS 50%;
-------------------------------------------------- ------------------------------
Laikykite Pažeidimas: 1.486ns (reikalavimas - (laikrodis kelias nerijos neapibrėžtumas - duomenų keliu))
Šaltinis: mango/corona/hsx_dxb/rch0_stage [16] (FF)
Paskirtis: mango/corona/vd/vbrg/u_vbrg_es/u_vbrg_es_if/mst32_hrd [16] (FF)
Reikalavimai: 0.000ns
Duomenys Path Delay: 1.215ns (lygiai Logic = 0)
Teigiamas Laikrodis Kelias Skew: 2.701ns
Šaltinis Laikrodis: fpga_clk_gen_inst.clk_hsx didėja 0.000ns
Paskirtis Laikrodis: fpga_clk_gen_inst.clk_hsx didėja 60.000ns
Laikrodis neapibrėžtis: 0.000ns

Didžiausias duomenys Kelias: mango/corona/hsx_dxb/rch0_stage [16] mango/corona/vd/vbrg/u_vbrg_es/u_vbrg_es_if/mst32_hrd [16]
Vieta Delay tipas Delay (NS) fizinius išteklius
Loginiai šaltinius (-ai)
------------------------------------------------- -- ------------------
SLICE_X189Y166.YQ Tcko 0,313 mango/rch0_stage [16]
mango/corona/hsx_dxb/rch0_stage [16]
SLICE_X191Y141.BX neto (fanout = 5) 0,981 mango/rch0_stage [16]
SLICE_X191Y141.CLK Tckdi (-Th) 0,079 mango/corona/vd/vbrg/u_vbrg_es/u_vbrg_es_if/mst32_hrd [16]
mango/corona/vd/vbrg/u_vbrg_es/u_vbrg_es_if/mst32_hrd [16]
------------------------------------------------- -- --------------------------
Viso 1.215ns (0.234ns logika, 0.981ns maršrutas)
(19.3% logika, 80,7% route)
-------------------------------------------------- ------------------------------
Laikykite Pažeidimas: 1.385ns (reikalavimas - (laikrodis kelias nerijos neapibrėžtumas - duomenų keliu))
Šaltinis: mango/acorn/u_pci/pci_100/pci_isa/ctl_state [0] (FF)
Paskirtis: mango/acorn/u_pci/pci_100/pci_isa/isa_oe_ (FF)
Reikalavimai: 0.000ns
Duomenys Path Delay: 4.144ns (lygiai Logic = 2)
Teigiamas Laikrodis Kelias Skew: 5.529ns
Šaltinis Laikrodis: fpga_clk_gen_inst.clk_hsx didėja 0.000ns
Paskirtis Laikrodis: fpga_clk_gen_inst.clk_hsx didėja 60.000ns
Laikrodis neapibrėžtis: 0.000ns

Didžiausias duomenys Kelias: mango/acorn/u_pci/pci_100/pci_isa/ctl_state [0], kad mango/acorn/u_pci/pci_100/pci_isa/isa_oe_
Vieta Delay tipas Delay (NS) fizinius išteklius
Loginiai šaltinius (-ai)
------------------------------------------------- -- ------------------
SLICE_X111Y281.XQ Tcko 0,313 mango/acorn/u_pci/pci_100/pci_isa/ctl_state [0]
mango/acorn/u_pci/pci_100/pci_isa/ctl_state [0]
SLICE_X120Y275.F4 neto (fanout =

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Vėsus" border="0" />

0,954 mango/acorn/u_pci/pci_100/pci_isa/ctl_state [0]
SLICE_X120Y275.X Tilo 0,179 mango/acorn/u_pci/pci_100/pci_isa/I_524_0_i
mango/acorn/u_pci/pci_100/pci_isa/I_524_0
SLICE_X89Y193.F4 neto (fanout = 30) 2,819 mango/acorn/u_pci/pci_100/pci_isa/I_524_0_i
SLICE_X89Y193.CLK Tckf (-Th) 0,121 Mango / Acorn / io_memrd_int
mango/acorn/u_pci/pci_100/pci_isa/isa_oe_s_i
mango/acorn/u_pci/pci_100/pci_isa/isa_oe_
------------------------------------------------- -- --------------------------
Viso 4.144ns (0.371ns logika, 3.773ns maršrutas)
(9,0% logika, 91,0% route)
-------------------------------------------------- ------------------------------

 

[Banjo]

Ar yra vairuotojo šnipštas dėl laikrodžio Prieš DCM ir gauna šnipštas ant laikrodžio po kurių sudėtyje yra DCM?Pranešė laikrodis skews atrodo Extra, Extra large, kaip DCM delsimas yra įtraukiami.

Norėčiau atidaryti dizaino FPGA redaktorius ir ieškoti, kur laikrodis buferiai.Pasaulio laikrodis buferiai, dažniausiai išilgai viršaus ir apačios krašto lustas viduryje.

Dar vienas fokusas yra laikinai pašalinti savo PIN užduotims UCF failą ir leisti įrankis vieta Pins kur jis nori.Jei šis projektas atitinka laiką, tai paprastai logika rodymas problema, palyginti su PIN užduotis.

Jūsų pranešė klaidos gali būti patobulinta arba atleistiems vartai ar vamzdynų.Pirma klaida 5 fanout.Jei sumažinti šį fanout naudojant nereikalingi vartus, ji taps rodymas lengviau.Yra maždaug leidžiama atleisti vartai tai leido apribojimas?Antra klaida yra dar didesni, nes yra dviejų lygių logika, kad turi būti transversed.Jei galėtumėte visus pipelining etape, tai padėtų antroji klaida.

Kiek FPGA yra pilnas?

 

[cherjier]

bazės UR TWR failą, matau, kad šaltinio ir destiation iš 60ns, skelbimų Manau, jis turėtų turėti pakankamai laiko.

tai atrodo, kad apribojimai reikalavimą, kad kelias reikalauja 0ns laiko, kurie tikrai sukels turėti laiko klaida.

Jūs galite rašyti už UCF failą ir aukščiausio lygio modulis duomenis, kad mes galime ją patikrinti.