Dizainas Look-up lentelė

Q

Quake

Guest
Labas.Mano dizainas dekoderis turi keletą labai didelis Look-up stalo, o mano projektinis greitis yra tokia kritiška, man padėjo ištaisyti šias lenteles kelis kartus, tačiau vis dar negali pasiekti laiko apribojimų, jie atliekos, per daug laiko, nes Daug lygių vartai yra gaminami, ir muxs, fan_out taip pat yra per didelis, per daug laidai prijungti, dideli buferiai, dar pridėta.Kiekvienas turi gerą idėją ar patirties apie tai?

 
Porzućcie Dropbox, Facebooka i Google - radzi Edward Snowden. Badanie przeprowadzone przez F-Secure pokazuje, że 53% badanych wyraziło wolę zmiany usług na zapewniające większą ochronę prywatności.

Read more...
 
Vienas iš sprendimų yra vamzdynų UR dizainas, jei galite.
Need kodas pamatyti, kas tiksliai UR bando daryti!
Jūs have't mensioned ar ur targettiong UR dizainas
į FPGA ar ASIC.Jei FPGA tai prietaisas?Jei ASIC tada
Kas technolog ir sintezės priemones, UR naudojant ...

 
nand_gates rašė:

Vienas iš sprendimų yra vamzdynų UR dizainas, jei galite.

Need kodas pamatyti, kas tiksliai UR bando daryti!

Jūs have't mensioned ar ur targettiong UR dizainas

į FPGA ar ASIC.
Jei FPGA tai prietaisas?
Jei ASIC tada

Kas technolog ir sintezės priemones, UR naudojant ...
 
Aš tai jums tai pasakyti, nebent u dekoduoti esamą kodą you cant get
Kitas vieną dekodavimas.Tai gali būti sudėtinga.Ar galiu gauti kodą
arba pavyzdžiui kodą.Aš išbandyti save.

 
Ei, nand_gates: aš galiu duoti jums savo kodus, bet man kodus keičia, galiu padaryti bet kokia forma, tai priklauso nuo architektūros tiesiogiai.Vienintelė problema šiandien yra tai, kad dizainas yra per daug duomenų, ieškoti, atsižvelgiant į tuos, kurie jau iššifruoti kodus, ir tų lentelių duomenis, taip pat yra kintamo lengthed, sunku surinkti tada kartu, ir pasirūpinti, kad ieško.Tikiuosi sužinoti, ką paprastai inžinieriai daryti, kai jos yra iš jų konstrukcijos lentelių.

 
Gal turite patikrinti, ar galite naudotis kito architektūrą, pažiūrėkite, ar galite optimizuoti lentelės.
arba naudoti herarchical lentelės.

 
Dėl peržvalgos lentelių projektavimas, ką mes darome
1.Kaip siūlė niuniu naudoti hirarchical dekodavimas.Štai pavyzdys
Kodas

input [7:0] data_to_be_decoded

...............................

...............................

atveju (data_to_be_decoded [7:4])

reikšmė1:

atveju (data_to_be_decoded [3:0])

value1_1:

decodede = "xyz";

value1_2:

iššifruoti = pqr;

...........................

...........................

endcasereikšmė2:

atveju (data_to_be_decoded [3:0])

value2_1:

decodede = ABC;

value2_2:

iššifruoti = def;

...........................

...........................

endcase

.......................................

........................................

endcase
 
Sveiki, niuniu.Kokios architektūra manote, efektyviau ir greičiau?Aš taip pat tikiuosi rasti daugiau veiksmingas būdas pakeisti savo pradinį structrue.Aš bandė optimizuoti tas lenteles, bet vis dar brangu.visų rūšių atrankos būdų egzistuos ir jie greičiau per ilgas.

 
į nand_gates: iš pradžių galiu naudoti savo pirmąjį būdą, bet tie talbes yra didelis, o ne kaip normalus instrukcijų rinkinius.Jūsų antroji idėja buvo tai, ką noriu daryti, aš tikrai tikiuosi, kad optimizuoti jų beveik elemento lygiu, kad tikrai mane nutekėjimo mano galva tai daryti.
Kitas svarbus dalykas yra tai, kaip aš galiu priploti juos su DC?Manau, kad sintezės procesas labai priklauso nuo mano RTL kodai.Taigi jūs havev bet kaip tegul DC labai priploti juos idėja?

 
Labas,

Čia yra mano mažas pasiūlymus:

1.Jei ketinate naudoti hier.LUT metodą, reikia geriau panaudoti hier.siena izoliuoti juos pirmą arba kitas rezultatas yra labiau panašūs į priploti dizainas.Pavyzdžiui, reikia naudoti viso 16 moduliai, 4-bit Luts ir galutinio aukščiausio lygio modulį MUX pasirinkti 16 Luts rezultatais.

2.Don't bandė priploti šį dizainą.Pirkimo yra didelis (iš viso 256 entries) skaičius.Jūs nepatirsite ne vienodos nebūtų vėluojama vykdant šį projektą, jei pasirinkote priploti jį.

3.Stenkitės naudoti ROM iššifruoti.Plotas 256 žodis ROM gali būti panašus į gryną kombinacyjnych logika kur kas geriau blogiau, jei vėlavimas.Tai dizaino kompromisą; ^)

Tikiuosi, kad tai gali padėti!

 
su DC galite naudoti "set_flatten" komandą.
Žr padėti set_flatten

 
Labas.Jei aš naudoju ROM, apie tai, kiek nano antros jums įvertinti latency yra?
nes mano stalai kainuoja apie 1-2ns su 0,18 tech, ir su dideliu fan_in, kombinacyjnych vartų yra daugiau nei dešimt lygių, kartu su dideliu buferiai po sintezė.

 
Iš tikrųjų disko vėlavimas priklauso nuo tikslo ir liejimo technologija.Geriausias būdas sužinoti ar yra gauti ROM kompiliatorių atlikti įvertinimą.Iš savo patirties, 256 įrašų ,18 um sync.Difuzija ROM turėtų būti labai greitas (@ 100 ~ 150MHz diapazono) su mažomis fanin.

Vienas iš atsargumo, kad jei jūsų komanda nepasinaudojo, kad disko sudarytojas ir anksčiau, priežiūra, turėtų būti atsižvelgiama ir įsitikinti, ar disko turinys yra teisingas, paleisdami jungiklis lygiu modeliuoti ir perduoti vnt.

 
Kiek įrašų yra jūsų stalo turiu (visi 8 bitai yra naudojami? 256?)?

Ar galite pateikti savo visą lentelę Alternatyvų Normali forma ar kita forma?

Nesu labai geras Verilog bet galiu bandyti padėti, kad algoritmas.Kokia jūsų Max-Fanout?

 
uz111 rašė:

Kiek įrašų yra jūsų stalo turiu (visi 8 bitai yra naudojami? 256?)?Ar galite pateikti savo visą lentelę Alternatyvų Normali forma ar kita forma?Nesu labai geras Verilog bet galiu bandyti padėti, kad algoritmas.
Kokia jūsų Max-Fanout?
 
Jei jūsų stalo plotis didesnis kaip 8 bitų, galite pabandyti dekoderis pamainą ir Encoder tacle išspręsti šią problemą,
ex: 8x8 lentelę jūsų gali dekoduoti input8 į tmp256 po šio Encoder jis iki 8 vėl.
Input: 0F; produkcija FF
for (i = 0; i <= 256; i = i 1)
pradėti
tmp1 [0f] = tmp2 [FS];
pabaiga

 
funzero rašė:

Jei jūsų stalo plotis didesnis kaip 8 bitų, galite pabandyti dekoderis pamainą ir Encoder tacle išspręsti šią problemą,

ex: 8x8 lentelę jūsų gali dekoduoti input8 į tmp256 po šio Encoder jis iki 8 vėl.

Input: 0F; produkcija FF

for (i = 0; i <= 256; i = i 1)

pradėti

tmp1 [0f] = tmp2 [FS];

pabaiga
 
I0_____ |---------|___ X0 ___|----------|___ Y0 ____|----------|______ o0
| | | | | 2nXN |
| NX2n | | Switch | | |
In_____ | dekoderis |____ Xn___ |________|__ Yn ____ |_______|______ Apie
dekoderio ouptuts 2n distincct minterns n-bit S-BOX įėjimo jungiklis instaliacijos srityje, sudarytas dėl 2n laidai, kiekviename iš laidų jungia įėjimo uosto XI produkcija Jak. išėjimo Swith yra užkoduotas naudojant 2nXN Encoder, kurios porduces N bitų produkcijos sbox.
Search Google for "blokuoti šifravimo komponentai PDF"

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top