S
suituse
Guest
Aš naudoju Artisan 0,18 bibliotekų mano dizainas.STD ląstelių lib (pavadinimas "lėtai") ir atminties lib (pavadinimas "art_sram_slow") turi būti dvi skirtingos bibliotekos failą.Kai aš juos DC padaryti sinteze, ji visada buvo atlikti Warning: Trippoints už bibliotekos "art_sram_slow" skiriasi nuo tų, bibliotekos "lėtai".
Tada aš patikrinti abu. Lib failus iš jų atitinkamos dalys yra išvardytos, kaip laikomasi:
Biblioteka "lėtas":
slew_lower_threshold_pct_fall: 30,0;
slew_upper_threshold_pct_fall: 70,0;
slew_lower_threshold_pct_rise: 30,0;
slew_upper_threshold_pct_rise: 70,0;
input_threshold_pct_fall: 50,0;
input_threshold_pct_rise: 50,0;
output_threshold_pct_fall: 50,0;
output_threshold_pct_rise: 50,0;
slew_derate_from_library: 0.5;
Biblioteka "art_sram_slow"
slew_derate_from_library: 1;
slew_lower_threshold_pct_fall: 10,000;
slew_upper_threshold_pct_fall: 90,000;
slew_lower_threshold_pct_rise: 10,000;
slew_upper_threshold_pct_rise: 90,000;
input_threshold_pct_fall: 50,000;
input_threshold_pct_rise: 50,000;
output_threshold_pct_fall: 50,000;
output_threshold_pct_rise: 50,000;
Nuo pirmiau nurodytą informaciją, tampa aišku, kad kelionės taškai yra skirtingas šių dviejų bibliotekoje, bet tuo pat metu rasti README failą pats dir ir "lėtas" bibliotekos failą, kad šiuo Pastaba:
"Pereinamasis laiko matavimai yra pagaminti iš 30% VDD 70% VDD dėl didėjančių signalo kitimas. Pereinamojo laiko matavimai yra pagaminti iš 70% VDD 30% VDD dėl kurių signalo kitimas. Kad reguliavimas išliktų suderinamas su standartais, daugiausia gyvūnus kitas IP pardavėjai, perėjimas matavimai buvo ekstrapoliuoti 10% ir 90% ribos laikas
modelius.
Aš painioti dabar.Ar galiu pakeisti kelionės taškas spec dalis "lėtas" biblioteka
pasakyti DC laiko duomenys jau buvo ekstrapoliuoti 10% ir 90% ribos.Ar man reikia keisti į "lėtas" Biblioteka duomenis?Arba tiesiog ignoruoti įspėjimas, nes DC turime teisę lib duomenis?
Gal galėtumėte duoti man idėja?
Tada aš patikrinti abu. Lib failus iš jų atitinkamos dalys yra išvardytos, kaip laikomasi:
Biblioteka "lėtas":
slew_lower_threshold_pct_fall: 30,0;
slew_upper_threshold_pct_fall: 70,0;
slew_lower_threshold_pct_rise: 30,0;
slew_upper_threshold_pct_rise: 70,0;
input_threshold_pct_fall: 50,0;
input_threshold_pct_rise: 50,0;
output_threshold_pct_fall: 50,0;
output_threshold_pct_rise: 50,0;
slew_derate_from_library: 0.5;
Biblioteka "art_sram_slow"
slew_derate_from_library: 1;
slew_lower_threshold_pct_fall: 10,000;
slew_upper_threshold_pct_fall: 90,000;
slew_lower_threshold_pct_rise: 10,000;
slew_upper_threshold_pct_rise: 90,000;
input_threshold_pct_fall: 50,000;
input_threshold_pct_rise: 50,000;
output_threshold_pct_fall: 50,000;
output_threshold_pct_rise: 50,000;
Nuo pirmiau nurodytą informaciją, tampa aišku, kad kelionės taškai yra skirtingas šių dviejų bibliotekoje, bet tuo pat metu rasti README failą pats dir ir "lėtas" bibliotekos failą, kad šiuo Pastaba:
"Pereinamasis laiko matavimai yra pagaminti iš 30% VDD 70% VDD dėl didėjančių signalo kitimas. Pereinamojo laiko matavimai yra pagaminti iš 70% VDD 30% VDD dėl kurių signalo kitimas. Kad reguliavimas išliktų suderinamas su standartais, daugiausia gyvūnus kitas IP pardavėjai, perėjimas matavimai buvo ekstrapoliuoti 10% ir 90% ribos laikas
modelius.
Aš painioti dabar.Ar galiu pakeisti kelionės taškas spec dalis "lėtas" biblioteka
pasakyti DC laiko duomenys jau buvo ekstrapoliuoti 10% ir 90% ribos.Ar man reikia keisti į "lėtas" Biblioteka duomenis?Arba tiesiog ignoruoti įspėjimas, nes DC turime teisę lib duomenis?
Gal galėtumėte duoti man idėja?