Didesnis greitis projektavimo problemos

[mpatel]

Sveiki, aš projektavimo FPGA 125 iki 170 MHz. Dabar klausimas yra, jei aš atnaujinti dizainą aukštojo dažnio et pasakyti 900 MHz, kokios krizės Man reikia tvarkyti? Kas būtų, ypač svarbius klausimus ir kaip galima jas išspręsti?

 

[Yun Lin]

HIGH SPEED IO PCB yra labai svarbios, ir taip pat FPGA IO svarbu.

 

[bulx]

Kalbant apie FPGA lustas, sudėtingų grandynų (multpltier, didelis papildantiems įtaisams, barrrel keitikliai ir tt) neatitinka laikas. Jūs turite rasti vamzdžių juos. Apie th įsipareigojimus teikti informaciją, galite turėti problemų, kad atitiktų įvesties laikus (bet gali būti savo įsipareigojimus teikti informaciją yra nepakeista). Dont know jei dabartinės FPGA pagalvėlės gali imtis laikrodis 900MHz (vėl jūsų laikrodis gali būti vidaus) šiurkščiai, žingsnis, atrodo, tikrai per didžiulį pasiekti tik iš naujo paleisti. -B

 

[snake_eyes]

Aš sutinku su BULX, šokinėja nuo 100 MHz iki 900 MHz, yra beveik neįmanoma, tiesiog iš naujo paleisti atsižvelgiant į tai, kad silicio technologijos yra tos pačios arba beveik pačiu. Icreasing dažnį, kad daug gali reikalauti, kad naujo dizaino, net kai kurių architektūrinių pokyčių projektavimas. Pasiekti 900MHz FPGA nėra labai lengva užduotis .. reikės labai atsargus architektūrinio projektavimo sistemos.

 

[funster]

, nes FPGA, programuojama ryšį labai ilgas delsimas, todėl aš manau, kad jūs negalite naudoti FPGA pasiekti tokio aukšto greičio pasakyti 900MHz. galite atkreipti dėmesį butai pagerinti pirmiau problema (susijusių logika šalia kartu gali padėti). nuoširdžiausi linkėjimai [citata = mpatel] Sveiki, aš projektavimo FPGA 125 iki 170 MHz. Dabar klausimas yra, jei aš atnaujinti dizainą aukštojo dažnio et pasakyti 900 MHz, kokios krizės Man reikia tvarkyti? Koks būtų ypač svarbius klausimus ir kaip galima jas išspręsti? [/Quote]