M
mask_layout
Guest
Hi Guys,
Can anyone please dalytis medžiaga / sutdy vadovas arba vadovo Išplėstinė verilog raštu?Im very nauja skaitmeninio dizaino ir RTL / sintezė srauto dalis, ir man reikia ištirti šio srauto ...Su tikiuosi, bus galima parašyti systhesizable verilogs ..
Matau ten yra mokymai, kaip yra paskelbta internete, kaip
http://www.technically-speaking.com/courses/PDF/XilinxAdvVerilog.pdf
Bet aš negaliu rasti savo mokymo medžiagą ...Bet kas gali pasidalinti prašom?
Ačiū,
mask_layout
Can anyone please dalytis medžiaga / sutdy vadovas arba vadovo Išplėstinė verilog raštu?Im very nauja skaitmeninio dizaino ir RTL / sintezė srauto dalis, ir man reikia ištirti šio srauto ...Su tikiuosi, bus galima parašyti systhesizable verilogs ..
Matau ten yra mokymai, kaip yra paskelbta internete, kaip
http://www.technically-speaking.com/courses/PDF/XilinxAdvVerilog.pdf
Bet aš negaliu rasti savo mokymo medžiagą ...Bet kas gali pasidalinti prašom?
Ačiū,
mask_layout