Delta-Sigma trumpalaikis modeliavimas Spectre

[jowong1]

Aš einu į problemą, kai aš bandžiau modeliuoti Mano DSADC į spektrą.Visa sistema yra ideali naudojant komponentų (ne tranzistorių, bet yra VCVS, R, C) ir Verilog modelius.When I was doing trumpalaikis SIM naudojant "liberalai", kuriame, apie 60us, jis veikia puikiai ir suteikti tinkamą produkcijos (triukšmo formavimas ir visa tai), bet paskui maždaug 60us visi suddent yra "Zero įstrižainės rasti Jakob ne XXXX neto ir DD neto ".tada išėjimo pradeda vibruoti tiesiog ir aš negaliu suprasti, kodėl.

Dar vienas dalykas yra tai, kad mano ADC bus sėkmingas tik tuomet, jei aš laikini "liberalai", kuriame, jei aš stengiuosi padaryti tai "vidutinis" arba "konservatorius", tada jis įpratęs dirbti ne visą (galia ne tik išlieka pastovus įtampos).

I was wondering, jei kas nors iš ten gali padėti man šiuo .......

Ačiū

 

[jiangxb]

Aš tą patį klausimą, į modeliavimo SDM kuris parengtas pagal idealų komponentų.Manau, kad už apsaugos įstatymas negali eiti dėl idealaus komponentų naudojimo, todėl koreguoti kai kurių komponentų, tokių kaip ideali jungiklis vietoj realaus MOP jungiklis.

 

[jowong1]

Mano DSM yra tęstinis laikas, todėl, nes nėra įjungtas kondensatorius, I dont think bus išsaugoti mokestis problema .....

Taip padarė ur problema išnyksta, kai u įgyvendinti nekilnojamojo jungiklis pakeis tuos idealus?

Ačiū

 

[jiangxb]

Taip, kai aš naudoju nekilnojamojo Mėn jungikliai imitavimas yra normalu.Aš nesu susipažinęs su CT-SDM, bet yra ir jungiklius į kilpą, gal galite pabandyti.

 

[jowong1]

J., todėl aš perėjo iš mano idealas jungikliai nekilnojamojo MOP jungikliai, tačiau jiems gauti tikrai keistus dalykus .... pirma yra šuoliai, kai jis neturėjo būti .... Aš prisiekiu, jie negali imti injekcijos coz jie vyksta, kai CLK tai ne perjungimas ....ir jie yra kur kas dažniau negu CLK .....

any ideas?

Ačiū