delta-sigma 2-2 pakopų topologijos projektavimo metodas?

[neter]

Spręsti visiems

Aš dizainas 14bit/24MHz atranka 2-2 pakopų Delta-Sigma ADC, kur man reikia būti atsargiems dizaino taisyklė? Stabilumas? Ar galios?

Apie OTA dizainas, Kaip daug vienybę spartos ir nusistovėjimo trukmę pakanka patenkinti?

Dizainas spec:

resulation: 14bit
input Bandwidth: 1MHz
Mėginių ėmimo sparta: 24MHz
OSR = 12Thanks a lot.

 

[Janet]

Ar baigėte savo projektą dar?
Aš taip pat noriu kurti MASH 2-2 sigma-delta ADC, tačiau susiduria su sunkumais, gal galėtumėte duoti man patarimo, nes esate patyrę šioje srityje?
Mano dizainas spec;
tikslumas: 12bit
sigmal bandwhith: 2M bandpss

 

[beckchm]

Galite pasižiūrėti į kai kurias knygas

 

[gingerjiang]

Labas,
galite kreiptis į Fernando Medeiro knyga - "Top-Down design gerų eksploatacinių savybių sigma-delta moduliatorių.naudodami lygtis gali būti ryžtingas ir Opamp ir talpinė vertės parametrai.