Debounce grandinė

C

CMOS Babe

Guest
Aš tai iš ISE pamoka ... gali kas nors paaiškinti man, kaip tai operacija neleidžia šoktelėti problemos ir kodėl trys flipflops buvo naudojami?

Ačiū

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Debounce kartą apie 20ms paprastai, todėl D FS laikrodis apie 100Hz,
etape D FF apsaugos laikas deboune 20ms.

B & R,
Roger

 
Labas,
Tik patikrinkite, ar galite naudoti paprastą SR FS dėl debouncing.Manau, kad bus paprasčiausia.Please correct me if I am wrong.

Nuoširdžiausi linkėjimai,

 
hey u galima gauti, kad labai aiškiai paaiškinta logika dizainas knyga Samuel Jackson

 
skaitmeninės knyga Tocci davė gerą paaiškinimą apie debounce grandinė.Belskis

 
Kas, kad grandinės ar yra pavyzdžių iš jungiklio būklė per 3 iš eilės laikrodžiai, jeigu jis yra per žemas 3 iš eilės laikrodžiai, tada ji galioja pereinamuoju laikotarpiu.Idėja yra, kad jei jungiklis atsisakymą, tai bus pavyzdys, kuri vyks 3 laikrodžiai išvalyti poslinkio registrą.

Tas pats algoritmas, naudojamas daug programinės įrangos.

Pridėti 4 įėjimo ir vartų, naudojant tą pačią 4 įėjimai ir kablys nuo IR išvesties J indėlį JKFlipflop ir nei produkcijai (burbulas NAND) į K įvesties ir laikrodis su JKFF jums debounce laikrodis tiek, kad ir pertraukos.

Triukas yra, kad laikrodis laikotarpiui dirbti su Bounce laikotarpio sąnaudomis.Nuo laikrodžio laikotarpius naudoti turi būti lygus nurodytam Max Bounce laikotarpį, skaičių sumą.(Tai yra spėjimas, jei kas nors kitas idealus laikrodis laikotarpiu idėją, please comment!) Taip pat galite padidinti Flipflops skaičius (kaip ir vartai sąnaudų) padidinti debounce laiką ir sumažinti klaidų galimybę.(Jei įvestis yra šoktelėti, man atrodo, kad jūs 50/50 šansas, kad Artimųjų mėginys bus 0.)

I used kad grandinė Quadrature dekoderiu (rotory encoder) Aš ką tik baigtas projektavimas.Nėra Bounce tai su (optinis problema) tai, kad maksimalus pereinamasis laikotarpis 30ms!Parašytas po 35 minučių:Ooops!Aš tiesiog supratau, kad viršuje viela savo schematiškai (įvesties uosto NOR Gate) yra nenaudingas.Ji tik stebi, kad pirkimo narė nesikeičia per propogation vėlavimą pirmą FF.Kadangi išplėstas dizainas (m / JKFF) laukia šalia laikrodžio pažvelgti logika, jis priduria kitoje laikrodis debounce laikotarpį.

 

Welcome to EDABoard.com

Sponsor

Back
Top