T
thisisandu
Guest
Rašau veerilog kodas DDR2 SDRAM valdiklis naudojant mikrono atminties modulį, ir aš noriu ją įgyvendinti virtex-4 FPGA ....... bet esu naujas atvykėlis į verilog ir atsižvelgiant į laiko apribojimus, aš bijau, kad i negalėsite rašyti visą kodą (pilnas visų modulių )...... tai gali kas nors man pateikti synthesizable kodas ...... vienas i Gremoklis gauti iš Xilinx interneto svetainėje (nuoroda dizainas) nėra synthesizable ..... PLZ help
[/ quote]
[/ quote]