DDR SDRAM valdiklio veikimą ir Virtex2 Pro

[BlackOps]

Labas,

i am svarstymo metu apie DRAM moduliai, ir pamatysite, kad BPD (eilės buvimą nustatyti) funkcijos įgyvendinamos jų EEPROMs.ir galite lengvai rasti datasheed ir Micron prietaisas ...bet negali rasti specifikacija ir bet kurio kito prietaiso ..

taigi klausimas: Ar veikimo ir organizavimo trūkimo duomenų skaitymo / rašymo procesas gerokai skiriasi nuo diffferent gamintojų atminties lustų?(jei jie visi naudoti I ˛ C autobuso ... tada jis turi būti ta pati ... ne?)

aš ketinate naudoti DDR SDRAM valdiklis, ir cuz naudojant jau parašyta PLB DDR SDRAM valdiklis minkštųjų TL iš Xilinx bus greičiau negu rašyti savo nuo nulio.Bet aš taip daugiau siekiant suprasti geriau.

tačiau į šį klausimą yra: kur gauti VHDL kodas, PLB DDR SDRAM valdiklis iš Xilinx?(ds425) ir galite rasti PDF specifikacija ..bet ne VHDL kodas komentarų ...

ir koks skirtumas tarp vieno rango DDR kontroleris ir dvejopo rango NDR valdytojas?(i tų variantų BSB į EDK per atrankos periferinę)

thank u.

 

[FVM]

Kiek aš suprantu, šiuo Xilinx tirpalas MIG (atminties sąsaja generatoriaus), tai sakė sukurti nieszyfrowanych DTL kodas.(Nežinau, jeigu taip pat generuoja kodą komentarų?)

 

[BlackOps]

gerai, i dont
žr. virtex2 pro lustą į prietaiso šeimos paramos MIG ...ir jis taip pat ISE 10,1 ...i 9,1 ...taip, aš manau, turėsite naudoti PLB DDR SDRAM valdiklis ...taip, kas galėtų atsakyti į mano klausimus plz pirmąjį pranešimą?

ačiū, ir ačiū FVM apie cuz!

 

[FVM]

ISE 9,1 taip pat MIG 1,7, tačiau jis akivaizdžiai nėra virtex II.Tačiau jei kurti valdiklis su EDK, ką jums?Ar generuoti skaitymo DTL kodas atitinkamai nuoroda skaitymo DTL kodas bibliotekoje, arba Šifruotas DTL?If it's plain DTL, ji negali būti lengvai suprantama anyway, tikriausiai nėra komentarų.