DC klausimas

[jitendra]

Labas,
Can anybody help me į šį klausimą?
Aš naudoju DC verilog dizainas.Keletas RTL failai "apima statyti.
Taigi, kai aš analizuoti tokius failus, DC ieško įtraukti failą search_path bet pridedamas failas yra dizaino katalogas.Taigi DC negali perskaityti šio failo.Iš tikrųjų aš esu analizės įtraukti byla prieš skaitant viršų bylą, bet DC dar bando rasti šiuos failus ir išdavimo klaida.
Let me know išspręsti šią.

Ačiū,
Jitendra

 

[hyena_dale]

Gal galite išbandyti savo scenarijus panašus į šį: read_verilog (include.v main.v);
Aš tiesiog naudojo šį metodą derinti multifiles.
Paskutinį kartą redagavo hyena_dale on 08 Aug 2005 12:23, edited 1 kartą

 

[khplnarayana]

Gali būti jums gali suteikti dizaino katalogą paieškos kelią, kad DC ieškos įtraukti failus į projekto katalogą, nes jie yra ten.

 

[spauls]

patikrinti failo wrt savo DC paleisti rež.