dažnio daugiklio dėl FPGA

[rave1786]

įmanoma įgyvendinti frequecy multipier dėl FPGA

 

[news]

<a href="http://www.komputerswiat.pl/nowosci/bezpieczenstwo/2011/09/w-najblizszy-wtorek-latamy-windows-i-office.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/1010076/microsoft-logo2-ZAJ.jpg" /></a> Microsoft zapowiedział marcowe biuletyny zabezpieczeń, które tym razem usuną luki występujące w Windows oraz pakiecie biurowym Office.<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/13218e2d/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/96614396177/u/0/f/491281/c/32559/s/13218e2d/a2.htm"><img src="http://da.feedsportal.com/r/96614396177/u/0/f/491281/c/32559/s/13218e2d/a2.img" border="0"/></a>

Read more...

 

[Zerox100]

Į Xilinx dalys It's OK.Xililinx dalys DCM modulis.Į DCM yra PLL, kad galite naudoti dažnių daugintis.

 

[mindstream]

ya tačiau DCM primityvios suteikia man problemų sysnthesis (šiek tiek laiko kintamuosius viduje naudojamos primityvių matyt) Jei ir padaryti jį dirbti pasakykite, kaip ir tai, kad

 

[muralicrl]

Labas,

Be @ ltera FPGA tai Integruotą funkciją.Jis turi remti įrangos, pavyzdžiui, PLL užstatytose
in Jūs galite naudoti ją.

Jei jums reikia daugiau informacijos, susisiekite su manimi,

Linkėjimai,

N. Muralidhara

BEL-BEL

 

[echo47]

Max mindstream, kurį metodą jūs naudojate įdėti DCM į savo projektą?Ką reiškia klaidos pranešimą pasakyti?

Jei tiesiogiai instancija pirmykščiu į savo DTL, tai čia yra Verilog pavyzdžiui, naudoja du DCMS.Ji gali būti sudėtingesnis, nei jums reikia, bet pamatyti, jei ji rengia jums, arba, jei vis dar sintezės klaidos:
ftopic291961.html # 968496