Bram Prieigos laikas

S

sudarshan_onkar

Guest
Kaip apskaičiuoti Bram Prieigos Laikas XILINX FPGA?

 
You cant really calclate kad numeris.Galite turbūt kažkiek būdingas kartus nuo Xilinx bet tikrai laiku pasiekti ketinate priklausys nuo to, kaip viskas maršrutą iš smeigtukai su vartais.

E

 
Yaa, aš kai laiko informacija iš duomenų lapo.Bet jie tikrai skirtis tiek, kad tai priklauso nuo to, kuri Bram naudoti ir savo maršrutą?

 
Tai laiko informacija yra Bram vieneto savaime.Ji neatsižvelgia į visus vidaus siganls maršrutą Bram.

Štai kodėl taip svarbu įsitikinti, kad jūs nurodykite savo laiko contraints signalų ketinate Bram.Priešingu atveju, jei leisite vieta ir būdas nuspręsti, kaip priemonė nukreipti Jūsų signalus galima baigti su labai ilgas kelias tik gauti, arba iš savo Bram.

E

 

Welcome to EDABoard.com

Sponsor

Back
Top