Bendras SDR SDRAM su FPGA ir ARM

[martraf]

Norėčiau pasidalinti pačiu SDRAM atminties su FPGA ir ARM (su SDRAM valdiklis).Pirmasis FPGA užpildys atminties, tada ARM bus skaityti.Jis bus ilgai ciklai, pavyzdžius 10.000 skaityti / rašo (ne greitas perjungimas autobusų meistras).Ar galiu tai padaryti be autobusų buferiai kaip 74ALVCH16245?Jis bus pavojingas elementai?Mano idėja yra tiesiog pridėkite 2 ryšio linijų beetwen FPGA ir ARM (bus_request ir bus_granted)

Atsiprašau už mano prasta anglų kalba.

 

[FVM]

Kaip jūs norite sukurti Handshake signalus ARM pusėje?Net jei jūs sustabdyti SDRAM įėjimai į ARM įranga, SDRAM valdytojas vis tiek būtų atlikti periodiškai atnaujinti, galbūt prieštaringus su užklausų nuo FPGA.