Baseline Versija Max Plus II negali naudoti "Bi-kryptis?

[kaln]

Aš modeliavimas pavyzdys mano Maks Plus II 10,23
pavyzdys:
http://www.fpga.com.cn/hdl/vhdl_example/combinational/bidir.txt
bidir.vhd (Tri-State autobusų įgyvendinimo)--************************
LIBRARY IEEE;
VARTOJIMO ieee.std_logic_1164.ALL;

SUBJEKTAS bidir YRA
UOSTO (
bidir: Inout STD_LOGIC_VECTOR (7 DOWNTO 0);
Ø, CLK: Į STD_LOGIC;
INP: Į STD_LOGIC_VECTOR (7 DOWNTO 0);
outp: OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
Pabaiga bidir;

ARCHITEKTŪRA CPLD SU bidir YRA
SIGNALINIAMS yra: STD_LOGIC_VECTOR (7 DOWNTO 0); - DfF kad parduotuvėse
- Vertė nuo įėjimo.
SIGNALINIAMS b: STD_LOGIC_VECTOR (7 DOWNTO 0); - DfF kad parduotuvėse
BEGIN
-
Grįžtamosios vertės.
PROCESAS (CLK)
BEGIN
JEI CLK ='1 'IR clk'EVENT THEN - sukuria flipflops
a <= INP;
outp <= b;
END IF;
Galutinio proceso;

PROCESAS (oe, bidir) - Elgesys atstovavimas
BEGIN - tri-narėse.
IF (oe ='0 ') THEN
bidir <= "ZZZZZZZZ";
b <= bidir;
ELSE
bidir <= a;
b <= bidir;
END IF;
Galutinio proceso;

Pabaiga CPLD;

--*****************

Bet rezultatas modeliavimo atsirado problema.Aš abejoti mano maksimalų Plus
II problemą?galbūt licencijos problemą?
Tai sako, kad pradiniai Versija Max Plus II 10,23 negalima naudoti dvikryptė uosto?