atskirtį nelyginis numeris (daliklis į PLL už sintetina freq

[E-GE]

Labas

Noriu dizainas taikant N-padalinti į dalis CMOS PLL.Šis blokas turi padalyti produkcijos Freq pagal nelyginis.Taigi aš negaliu tiesiog naudoti D-flipflops tai padaryti, nes tai skirsto išėjimo Freq iki lyginio skaičiaus.Wright ?????

Taigi jūs žinote, kaip tai padaryti?Scheminis, dokumentai ....Kviečiame

Greetz E-GE

 

[Moss]

Jei turite kovoti, jums reikia tik prisijungti prie norimo išėjimai ir vartų.Pavyzdžiui, už 4 bitų skaitiklis (su ouputs Q0 į Q3) L dažnių 1 iš sąnaudų (atskirties 3 3 /).Jūs turite prisijungti Q0 ir Q1, kad ir vartai.Galia ir norimą dažnį.Turite nepamiršti, kad tokiu būdu ciklas bus ne 50% ...