Ar encounter RTL Kompiliatorius paramos SystemVerilog?

[VitalyM4]

Labas!

Ar encounter RTL Kompiliatorius paramos SystemVerilog sintezės?
Ar tai įmanoma naudoti SV naujų projektų?Ji palaiko ir su Cadence priemones?
Ar turiu Galimybė dokupienia daryti mišrus modeliavimas?

Thx

 

[aji_vlsi]

VitalyM4 rašė:

Labas!Ar encounter RTL Kompiliatorius paramos SystemVerilog sintezės?

Ar tai įmanoma naudoti SV naujų projektų?
Ji palaiko ir su Cadence priemones?

Ar turiu Galimybė dokupienia daryti mišrus modeliavimas?Thx