W
wjxcom
Guest
Hi, all: failo areštas Sample-Hold Circuit ir aš įdėti SIN vieno įėjimo į uostą, tai grandinė.
kai modeliuoti šios schemos naudoti šmėkla, rezultato banga yra tokia keista.Aš abejoju, kad šis rezultatas yra teisus.
Last edited by wjxcom m. sausis 16, 2006 4:41; Redaguota 1 kartą iš viso
kai modeliuoti šios schemos naudoti šmėkla, rezultato banga yra tokia keista.Aš abejoju, kad šis rezultatas yra teisus.
Last edited by wjxcom m. sausis 16, 2006 4:41; Redaguota 1 kartą iš viso