K
kurukuru
Guest
Hi all,
Aš esu newbie ir FPGA naudojant VHDL kalbos, man pasakė mano draugas pabandyti parašyti savo kodą, naudodamas automatas Coz lengva skaityti ir derinimo.Aš koduojamų mano grandinę, kaip parodyta žemiau, ir aš, kad sužinoti, ar šis kodavimo stiliaus viena karšta ar ne?(FYI, aš perskaičiau daug pranešimų apie vieną karšto kodavimo teoriją, bet ne visai suprantate, kaip atrodo iš VHDL kodas) Arba, jei ne vienas karštas, kaip man reikia pataisyti savo kodą, kuris būtų viena karšta kodavimo?
Labai ačiū iš anksto
kurukuruKodas
rocesas (CLK, RST_L)
pradėti
jei (RST_L ='0 '), tada
wWR_EN <='0 ';
wWRITE_STATE <= WAIT_DATA;
elsif (CLK'event ir CLK ='1 '), tada
atveju wWRITE_STATE yra
kai WAIT_DATA =>
wWR_EN <='0 ';
jei (wBYTE_COMPLETE ='1 '), tada
wWRITE_STATE <= START_WRITE;
kitas
wWRITE_STATE <= WAIT_DATA;
end if;
kai START_WRITE =>
wWR_EN <='0 ';
wWRITE_DATA <= wDATA_BUFFER (8 downto 1);
wWRITE_STATE <= raštu;
kai rašomasis =>
wWR_EN <='1 ';
wWRITE_STATE <= WAIT_DATA;
pabaigos atveju;
end if;
galutinio proceso;
Aš esu newbie ir FPGA naudojant VHDL kalbos, man pasakė mano draugas pabandyti parašyti savo kodą, naudodamas automatas Coz lengva skaityti ir derinimo.Aš koduojamų mano grandinę, kaip parodyta žemiau, ir aš, kad sužinoti, ar šis kodavimo stiliaus viena karšta ar ne?(FYI, aš perskaičiau daug pranešimų apie vieną karšto kodavimo teoriją, bet ne visai suprantate, kaip atrodo iš VHDL kodas) Arba, jei ne vienas karštas, kaip man reikia pataisyti savo kodą, kuris būtų viena karšta kodavimo?
Labai ačiū iš anksto
kurukuruKodas
pradėti
jei (RST_L ='0 '), tada
wWR_EN <='0 ';
wWRITE_STATE <= WAIT_DATA;
elsif (CLK'event ir CLK ='1 '), tada
atveju wWRITE_STATE yra
kai WAIT_DATA =>
wWR_EN <='0 ';
jei (wBYTE_COMPLETE ='1 '), tada
wWRITE_STATE <= START_WRITE;
kitas
wWRITE_STATE <= WAIT_DATA;
end if;
kai START_WRITE =>
wWR_EN <='0 ';
wWRITE_DATA <= wDATA_BUFFER (8 downto 1);
wWRITE_STATE <= raštu;
kai rašomasis =>
wWR_EN <='1 ';
wWRITE_STATE <= WAIT_DATA;
pabaigos atveju;
end if;
galutinio proceso;