apie vėlavimą problema

L

lhlbluesky

Guest
už paprastą CMOs inverterių, jei padidinti PVO ir nmos 4 kartus, tada
atsparumą ir PVO ir nmos bus 1 / 4 kartus didesnis kilmės vertė, o talpa bus 4 kartus didesnis kilmės vertė, todėl bendra vėlavimo RC bus nepakitusi; ok?

Be to, skaitmeninės grandinės, kurią sudaro tik inverterių \ Mokėjimo \ transgate,
kai i imituoti jo šmėkla, ir nustato, kad didesnio dydžio (PVO: 40/0.4; nmos: 10/0.4), didesnių uždelsimą; ir mažesnio dydžio (PVO: 1.6/0.4; nmos: 0.4/0.4 ),
tuo daugiau dealy, per,
ty egzistuoja optimali vertė W / L, kuri gali užtikrinti minimalų laikotarpį, yra tiesa? (SMIC 0.18um)

jei taip, kaip rasti optimalų W / L? kaip gauti minimalus vėlavimą?

 

Welcome to EDABoard.com

Sponsor

Back
Top