apie USB core plėtra FPGA

[arun397]

darau projektą FPGA, kuri yra plėtros USB core Can anyone help me out su kodavimas.Noriu tai daryti VHDL .......
I Ieškota kodą, bet nerado ji

ačiū .......

 

[mkanimozhivlsi]

Hi Arun397,

U Paieška jį opencores.org

Linkėjimai,
Kanimozhi.M

 

[arun397]

Aš ieškojau atvira šerdys, bet nepavyko rasti kodas ..............

 

[pradeepkumar481]

Hi Arun kas kanmozhi siūlė yra teisingas ..i dont know J. Cant Get kodas yra jos lengvai prieinama

čia
http://www.opencores.org/project, USB

Linkėjimai
Pradeep

 

[arun397]

kodas yra verilog

 

[pradeepkumar481]

Hi Arun,

Taip jos ir verilog ..i dont know priežasties J. norėjo padaryti VHDL ..bet paprastai Verilog naudojamas daugiausia pramonės šakose ..

Probabily u gali bandyti konvertuoti verilog į VHDL rankiniu būdu arba bandyti gauti tam tikrą priemonę, jei ur JT išvengiamas padėtis

visi geriausi

Pradeep

 

[johnsj73]

http://www.xs4all.nl/ ~ rjoris / FPGA / usb.html

iš čia ir gausite kodą VHDL

 

[Jack / / ani]

johnsj73 rašė:

http://www.xs4all.nl/ ~ rjoris / FPGA / usb.htmliš čia ir gausite kodą VHDL

 

[johnsj73]

Did u naudotis utmi kodas.Aš juos naudoti procesą.Pirmieji keletas įspėjimų --- PIN bus apipjaustyta - kas buvo UR patirtimi su šio kodekso
thanxs

 

[arun397]

johnsj73 rašė:

Did u naudotis utmi kodas.
Aš juos naudoti procesą.
Pirmieji keletas įspėjimų --- PIN bus apipjaustyta - kas buvo UR patirtimi su šio kodekso

thanxs