apie $ fopen, $ fgetc $ fputc

S

sagar_saga01

Guest
Aš naudoju Xilinx ISE 9.1, tačiau jis nėra suporting kai naudojamas failo operation.how galiu pasinaudoti jo komandos .. Ar aš turiu įtraukti kai biblioteka
 
draugas, i dont think bet sintezė įrankis (arba) paramos. ISE, Kvarta ir tt įrankiai palaiko stato, kad yra naudinga išvadą aparatūros viduje fpgas.File operacijų rekvizitai modeliavimo, todėl turėtumėte paduoti skundą, jeigu modeliavimo įrankis nepalaiko.
 
Xilinx XST palaiko keletą Verilog sistemos užduotis kompiliavimo metu: $ rodyti $ fclose $ fdisplay $ fgets $ apdaila $ fopen $ fscanf $ fwrite $ readmemb $ readmemh $ pasirašė $ nepasirašytas $ rašyti. Aš naudoju juos mano Verilog "pradinį" blokai, sukurti duomenų bylos, duomenų įvedimo failus Inicijuojama bloko RAM ir kitų dalykų. Taip, tai veikia per FPGA sintezė. Didelis laiko taupymo Mano projektai. Beje, Xilinx man pasakė, jie pridėti kompiliavimo metu slankaus kablelio paramos XST versija 11. Tai bus puiki laiko taupymo Inicijuojama Blokuoti ROM matematikos lenteles.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top