apie dll dizainas

N

newbie_1

Guest
Sveiki, Ar galite man duoti apie dll paaiškinti? ir ką apie etapą interpoliatoriaus, kaip aš galiu naudoti interpoliatoriaus? ir gera pranešimai bus vertinami. Thanks a lot Naujokas
 
Hai "Arsenal" , Ar turite DIGITAL DELAY užrakinta kilpa grandinės popierius arba medžiagų dėl skaitmeninių DLL, kuri gali būti implmented naudojant Verilog ar VHDL modeliavimo priemonėmis visiškai. Taip pat galite pasakyti koks metodas, kuriuo galiu naudoti skaitmeninio modeliavimo įrankis (FPGA PRANAŠUMAS PRO) grandinės išėjimo duoti Analoginė modeliavimo įrankis (Tanner / Tspice) signalo grandinės įėjimo ..
 
Ar turite DIGITAL DELAY užrakinta kilpa grandinės popierius arba medžiagų dėl skaitmeninių DLL, kuri gali būti implmented naudojant Verilog ar VHDL modeliavimo priemonėmis visiškai. Taip pat galite pasakyti koks metodas, kuriuo galiu naudoti skaitmeninio modeliavimo įrankis (FPGA PRANAŠUMAS PRO) grandinės išėjimo duoti Analoginė modeliavimo įrankis (Tanner / Tspice) signalo grandinės įėjimo .. [/b]
Click to expand...
Hi Blowfish, kaip į Dll į verilog modelis, ir gali kreiptis į dizainerių instrukciją svetainėje, taip pat u gali pabandyti parašyti naudojant skaitiklius, ir u gali bandyti pridėti vieną. ir po u get DLL modelis, tada u gali naudoti spectreVerilog daryti mišrių signalų modeliavimas kuriant config vaizdas.
 
Aš esu naujokas. Ar yra gerų nuorodos Dll dizainas? Ačiū: D
 
Labas arsenalas kaip aš galiu naudoti savo verilog modelis dll? Ačiū!
 
[Quote = zgz1983] Labas arsenalas kaip aš galiu naudoti savo verilog modelis dll? Ačiū! [/Quote] ir gali tiesiog naudoti jį modeliavimas Coz ji suteikia tik elgesio modelis blokai dll, iš kurių ir gali žinoti, kas stato DLL ir kaip ji veikia. ačiū arsenalas
 
Hai arsenalą, su tam tikra verilog kodas Stanfordo klaidas. Taip pat kai kurie kodai trūksta submodules. Ar galite patikrinti kodą darbo ir po geros darbo kodeksą.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top