[Apie] dalinis jų konfigūracijos, FPGA

[GunSeed]

Hi all Kiekvienas žino šią problemą, įgyvendinti, naudojant VHDL už Xilinx bandymo lentos, thx. : Roll:

 

[maestor]

Sveiki atvykę į elektroda GunSeed: sm24: Manau, jums turėjo išvaizdą @ http://www.xilinx.com/xlnx/xil_prodcat_product.jsp?title=partial_reconfig Turiu nenaudojama dalinį jų konfigūracijos, nors turiu išgirdo apie tai. Ir atrodo, kad yra dar daug darbų reikia nuveikti šioje srityje. Kodėl jūs norite jį naudoti? -Maestor

 

[GunSeed]

Ačiū, jūsų atsakymas. Nes, mano tyrimas apie šią temą. Taigi, aš noriu gauti išsamesnę informaciją.

 

[xfpgas]

Taip galite padaryti Dalinis pertvarkyti į Xilinx FPGA nuo su Virtex. Yra keletas būdų, kuriuos galite padaryti, Partial pertvarkyti. Bet pirmiausia jums gali tekti pažvelgti į šių programų pastabų iš Xilinx. Xilinx Dalinis pertvarkymas APP pastaba http://www.xilinx.com/bvdocs/appnotes/xapp290.pdf Prieš bandant dalinį pertvarkyti, tai yra gera idėja, suprasti Virtex konfigūravimas. Pradėti šį app pastaboje http://www.xilinx.com/bvdocs/appnotes/xapp151.pdf Ir Xilinx yra "Java" API vadinamas JBITS, kuri leidžia jums sukurti Xilinx Bitstream. Tai gali praversti, jei jūs planuojate daryti run laiko pertvarkyti. Kode

 

[maestor]

Sveiki xfpgas, Ar jūs iš tikrųjų jį naudojo praeityje ar girdėjote apie jį? -Maestor

 

[xfpgas]

[Quote = maestor] xfpgas Sveiki, Ar jūs iš tikrųjų jį naudojo praeityje ar girdėjote apie jį? -Maestor [/quote] Taip, aš esu šiuo metu mano darbas. Jo partija vis dar vykdoma mokslinių tyrimų pasaulyje. Nesu tikras, jokių realių realių produktų, kurie ten dabar. Bet, kad laikui bėgant keisis, kai priemonės bus pakankamai subrendę. Kaip ir dabar, tai yra ne labai trivialus darbo. Tai nėra labai sunku. Aš naudoju jį mano MS disertaciją pagerinti išlaidų santykį našumas / Bioinformatika pramonės. Dauguma DNR sekos / String atitikimo, Bionformatics daroma pagal klasterių skaičiavimo, naudojant galingas darbo vietas. Bandau išnaudoti iš dalies pertvarkyti sugalvoti geriau sąnaudų / rezultatų naudojant perkonfigūruojamomis Boards. Bet niekas daro anythign panašų ar dirbti su dalinio pertvarkymui? Hope this helps Maestor, Kode

 

[maestor]

Thx for info xfpgas. Statybinės laikas didėja kaip FPGA yra vis labiau ir labiau, kad tai skamba kaip eiti, tik apverčiant kruvino signalo dizaino, nes šviesos diodas neturi eiti gali reikšti, pavyzdžiui, atstatyti visą 2v8000 arba pradėti bjaurus vadovas maršruto ... Pažiūrėsime, ką jie sugalvoti ... - Maestor