apgaulingi kelio striclty 1 laikrodis syncronous rtl įmanoma?

[kslim]

i kelias pažeisdama su.
Žvelgiant į Netlist, jis turi būti klaidinga, nes kelias kažkodėl aplenkia FLOPS, skirtų tarp pradžios ir pabaigos taškų.

Aš tai suprantu klaidingų kelias buvo tas, kurios susijusios su naujo ar kelias asyncrounous / kelių laikrodis ribas.Kelias Aš ieškau ne
forget nieko su asinchroninius nei anuliuoti, nei kelių valandų.
Dėkojame už jūsų indėlį.

 

[utmseng]

STA Išanalizuokite visas laikas kelio.Kol yra loginis ryšys nuo pradžios taško į pabaigos tašką (nepriklausomai vyksta laivyną), STA įrankis analizuoja kelio.

Taigi, keliu, kuris, jūsų manymu bus tvirtino, jūs visada galite set_fase_path.Klaidingas kelias yra ne tik kelių laikrodis arba anuliuoti tik.

 

[eeeraghu]

Apgaulingi kelias turėtų būti analizuojamos dizainerių nuo kritinių kelią ir turėtų būti teikiama kaip varžyti į STA priemone, kad ji nėra patikrinimus, taip užtikrinant greitą rezultatus kritiškai keliai.

linkėjimai
Raghu

 

[Anjali]

apgaulingi kelio tai kelias niekada Dat srautą, pagal savo logika.tada mes galime apribojimo, kad klaidingas kelias siekiant išvengti laiko analizė šiuo keliu.

 

[dr_dft]

Apgaulingi kelias į vieną laikrodis domenas yra tikrai įmanoma.Vienas pavyzdys yra grandinė su 2 režimais, kad yra tarpusavyje nesuderinami.Tai gali būti fizinės keliai tarp logikos iš vieno režimo į kitą, kuris nėra logiška kelią.
Vienas pavyzdys yra bandymo režimai.Pavyzdžiui, kai bist veikia, galite ne rūpintis takai nuo jūsų bist valdytojas ir teka į savo funkcinės logika, ir atvirkščiai.
Žinoma, apgaulingi takai turi būti labai atidžiai peržiūrėjo dizainerių pamatyti būta netyčinio logika.Vienas bendras atvejis, tai nukopijuokite ir įklijuokite klaidų, kurioje dailininkas pamiršta pakeisti signalo pavadinimą po nukopijuokite ir įklijuokite, ir staiga nepageidaujamo kelio pasirodo.