ADIsimPLL VCO Tuning teisės problemos

R

robismyname

Guest
Im naudojant crystek VCO modelio numerį CVCO55BE-2100-2300 PLL už dizainą.

Tiuningas įtampa: .3 V (min) ir 4.7V (max)
Dažnis: 2100MHz (min) ir 2300MHz (max)
Tiuningas jautrumas: 60 MHz / V
Phase Noise @ 10kHz kompensuoti yra: -103dBc/Hz

Be ADIsimPLL turiu įvesti šiuos parametrus VCO:
Kv = 60, V1 =. 3V, F1 = 2068MHz, V2 = 4,7, F2 =

Norėdami nustatyti, F1, aš šią formulę:

F1 = f (V0) kV * (V1-V0) = 2068MHz

kur f (V0) = 2200MHz
kur (kV) = 60 MHz / V
kai V1 = V ,3
kur V0 = 2.5VoltsNorėdami nustatyti, F2, aš šią formulę:

F2 = f (V0) kV * (V2-V0) = 2332MHz

kur f (V0) = 2200MHz
kur (kV) = 60 MHz / V
kai V1 = 4.7V
kur V0 = 2.5Volts

Gerai, kad aš vietoje visų būtinų vertybes į ADIsimPLL ir aš kažkiek klaidingas diagramas laike.Kažkas man sako, kad tai nėra teisinga.Mano klausimas yra tai, kas atsitiko su mano užraktas aptikti produkcijos grafikas.Kodėl jis panašus į šį?patį klausimą | freq klaidą | kreivę (žr. priedą)
Atsiprašome, bet jums reikia prisijungęs, kad galėtumėte peržiūrėti šį priedą

 
Labas,

Kv turėtų būti, 1V @ 2100MHz su 4.5V @ 2300MHz = 60MHz / V.

Be to, kodėl jūsų projektavimas Freq @ 2441MHz su Doubler įjungtas?

 
yendori rašė:

Labas,Kv turėtų būti, 1V @ 2100MHz su 4.5V @ 2300MHz = 60MHz / V.
 
K1:
Lape rodo Kv sklypas.Q2:
Manau, doubler yra gerai, tačiau reikia pasirinkti dažnį per operacinę Freq diapazoną VCO arba dar ji niekada nepasieks spyna.

Aš gali būti klaidinga, bet aš tiesiog sukurta sythesizer naudojant Crystek VCO's naudojant SIMPLL ir nemato problemų stabdžiu.

Sėkmės.Strypas

 

Welcome to EDABoard.com

Sponsor

Back
Top