8-bitų duomenų 4 bitų kodavimo (Verilog DTL)

[sickmuse]

Duomenis, kurie yra siunčiami iš FPGA yra 8-bit formą.
Kadangi kodavimo į siùstuvas schemą gali priimti 4 bitai.
Kitokią kodavimo buvo bandėte, bet tiesiog neatrodo darbą.
Kiekvienas turi padaryti ką nors panašaus anksčiau?Ar nėra mėginyje koduotės už tai?Ačiū!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Labai laimingas" border="0" />

 

[yx.yang]

Ar galite išsiųsti 8 bitų duomenimis dviejų paketų.
Tai yra: pirmasis išsiųsti KALTAI [7:4], tada siųsti KALTAI [3:0].

 

[sickmuse]

ką gauna dalį?

Į DE1 laive gali gauti gana gerai.
Tačiau jis rodomas neteisingai.
Tarkime, turėtų rodyti visus 8-bit ir lemputės
bet tik 4 yra lengvas ir ji nuolat kinta TPĮ į LSB ir atvirkščiai.
ji neatrodo pridėti du 4 bitų į 1 vienvietis 8 bitų.