>

[davidgrm]

Labas

Aš naudoju QuartusII ir nėra laiminga su Verilog kodą.Ji suteikia šią klaidą: Klaida: Nepavyko išspręsti kelis nuolat vairuotojų net "užimtas"
Būtume labai dėkingi, jei kas nors galėtų pasiūlyti, kaip tai padaryti.Noriu nustatyti Užimta apie Strobe Negedge ir noriu aiškiai jį PC_DATA_SENT negedge iš.Strobe yra įvesties ir PC_DATA_SENT yra iš skirtingų modulių.Ačiū

Užimtas yra produkcija.

kodo fragmentą:

visada @ (negedge PC_Data_Sent)
pradėti
Užimtas = 0;
pabaiga
visada @ (negedge Strobe)
pradėti
Užimtas = 1;
pabaiga

 

[sbob]

Jūs esate priskyrimo užimtas iš dviejų skirtingų visada blokuoja.
Tai nėra synthesizeable.Išbandykite tai:

visada @ (negedge PC_Data_Sent arba negedge Strobe)
pradėti
if (! Strobe)
Užimtas <= 1'b1;
else if (! PC_Data_Sent)
Užimtas <= 1'b0;
pabaiga

 

[davidgrm]

Ačiū Aš duosiu pabandyti

 

["Google"]

[No message]

 

[semiconductorman]

Hey David,
Negalima kaltinti jus ..Tai buvo turbūt mano pirmasis klaidą verilog kai aš pradėjau kodavimo per ....anyways punktas

* Užimta iš vielos ir uosto
* Jūs bandote jėgos vertę šis iš 2 skirtingų šaltinių
-> Tai yra problema.Jūs turite vairuoti bet kurį uostą / viela tik iš vieno šaltinio.Jei bandote vairuoti 1 iš vienų rankų ir logika 0 iš kito, ką manote produkcijos.modeliavimo išmintingą jums tiesiog pasakyti don't care ..bet manau, įranga.

Kai kodavimas bet DTL manau įranga tik tada kodas.